特許
J-GLOBAL ID：200903015975128442
シフトレジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-015666
公開番号（公開出願番号）：特開平8-212794
出願日： 1995年02月02日
公開日（公表日）： 1996年08月20日
要約：
【要約】【目的】シフトレジスタを多段縦続接続したとき、共通のクロック信号CLKを入力する次段のシフトレジスタに入力される前段のシフトレジスタのシリアルデータ出力QNがバッファ用インバータ1の遅延によって遅れ、クロックを高速化できなくなることを改善する。【構成】クロック信号CLKの立上がりでデータをシフトするnビットのシフトレジスタのn-1段目までは通常のD型フリップフロップ2で構成し、n段目はマスタ・スレーブD型フリップフロップ3で構成する。そしてシリアルデータ出力端子QNにはフリップフロップ3のマスタ出力MQを2段のインバータ1を介して取出す。マスタ出力MQはn発目のクロック信号CLKの立上がりで出力され、従来、シリアルデータ出力QNに用いた最終段のD型フリップフロップのデータ出力Qnがn発目のクロック信号の立下がりで出力されるのに比べ早まり、インバータ1の遅延を補償する。
請求項（抜粋）：
共通のクロックの後端のエッジ入力ごとにデータをシフトするD型フリップフロップをn段縦続接続してなるシフトレジスタであって、n段目に前記クロックの前端のエッジ入力ごとに(n-1)段目のD型フリップフロップの出力データをシフトして、このシフトレジスタのシリアルデータ出力端子に出力するシリアルデータ出力手段を備えたことを特徴とするシフトレジスタ。
IPC (4件)：
G11C 19/28
, G11C 19/00
, H03K 23/00
, H03M 9/00
