半導体素子およびその製造方法

発明者： , , , , , , ,
出願人/特許権者：
代理人 (10件)：前田弘 , 小山廣毅 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 藤田篤史 , 二宮克也 , 原田智雄 , 井関勝守
公報種別：公開公報
出願番号（国際出願番号）：特願2005-005750
公開番号（公開出願番号）：特開2005-229105
出願日： 2005年01月12日
公開日（公表日）： 2005年08月25日
要約：

【課題】半導体層の上に不純物注入マスクを形成する際に、不純物注入領域と不純物非注入領域との境界に発生する段差を小さくする。【解決手段】炭化珪素層12の上に、不純物注入のためのマスクとして、酸化膜である保護膜25と、アルミニウムである第1の膜26と、酸化膜である第2の膜27とを形成する。そして、ドライエッチングを行うことにより、第2の膜27をパターニングする。このとき、第1の膜26はエッチングストッパーとなり、第1の膜26でエッチングが停止する。その後、第1の膜26のうち暴露している部分をエッチングにより除去した後に、保護膜25の上から炭化珪素層12に対して不純物注入を行う。その後、残存する保護膜25、第1の膜26および第2の膜27を除去する。【選択図】図2

請求項（抜粋）：

ワイドバンドギャップの半導体層を有する半導体素子の製造方法であって、上記半導体層の上方に、第1の膜を形成する工程(a)と、上記第1の膜の上に第2の膜を形成する工程(b)と、上記第1の膜よりも上記第2の膜のエッチング速度が大きい条件でエッチングを行うことにより、上記第2の膜をパターニングして上側マスクを形成し、上記第1の膜のうちの一部を暴露する工程(c)と、上記工程(c)の後に、上記上側マスクをエッチングマスクとして上記第1の膜をパターニングして下側マスクを形成する工程(d)と、上記工程(d)の後に、上記半導体層に不純物を注入することにより、不純物注入領域を形成する工程(e)とを備える、半導体素子の製造方法。

IPC (4件)：

H01L21/336 , H01L21/265 , H01L21/3065 , H01L29/78

FI (6件)：

H01L29/78 658G , H01L29/78 652E , H01L29/78 652T , H01L21/265 Z , H01L29/78 658A , H01L21/302 105A

Fターム (8件)：

5F004AA02 , 5F004BA04 , 5F004DA16 , 5F004DA26 , 5F004DB03 , 5F004EA10 , 5F004EA23 , 5F004FA02

引用特許：

出願人引用 (1件)

炭化珪素半導体装置の製造方法
公報種別：公開公報出願番号：特願平10-308768 出願人：株式会社デンソー, 株式会社豊田中央研究所

前のページに戻る