特許

J-GLOBAL ID：200903016011535053

可変容量素子および可変容量素子内蔵集積回路

発明者： 中谷 俊文 ,  安藤 敏晃 ,  坂倉 真
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-177935
公開番号（公開出願番号）：特開2001-358295
出願日： 2000年06月14日
公開日（公表日）： 2001年12月26日
要約：

【要約】【課題】 従来の構成では、配線層における寄生抵抗が増え、高周波信号の電力損失が大きくなるという課題を有していた。【解決手段】 第1のシリコン層の上層に前記第1のシリコン層とは異なる導電型の第2のシリコン層が形成され、前記第1のシリコン層が前記第2のシリコン層に近接して上方に取り出され、前記第1のシリコン層の取り出し部が上方の配線層と接続され、前記第1のシリコン層の取り出し部を除く前記配線層の下方に前記第1のシリコン層と隣接する他素子とを分離する主に酸化シリコンで構成される分離層が形成され、前記第1のシリコン層と前記第2のシリコン層との間の電圧を変化させる。

請求項（抜粋）：

シリコン基板の上層に前記シリコン基板層とは異なる導電型の第1のシリコン層が形成され、前記第1のシリコン層の上層に前記第1のシリコン層とは異なる導電型の第2のシリコン層が形成され、前記第1のシリコン層が前記第2のシリコン層に近接して上方に取り出され、前記第1のシリコン層の取り出し部が上方の配線層と接続され、前記第1のシリコン層の取り出し部を除く前記配線層の下方に前記第1のシリコン層と隣接する他素子とを分離する主に酸化シリコンで構成される分離層が形成され、前記第1のシリコン層と前記第2のシリコン層との間の電圧を変化させることによって前記第1のシリコン層と前記第2のシリコン層との間の容量値を変化させることを特徴とする可変容量素子。

IPC (2件)：

H01L 27/04 ,  H01L 21/822

Fターム (8件)：

5F038AC05 ,  5F038AC06 ,  5F038AC07 ,  5F038AC12 ,  5F038CA02 ,  5F038CA05 ,  5F038CA09 ,  5F038CA16