特許
J-GLOBAL ID：200903016020604173
オーバーサンプリングA/D変換器
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-206347
公開番号（公開出願番号）：特開平6-053829
出願日： 1992年08月03日
公開日（公表日）： 1994年02月25日
要約：
【要約】【目的】ジッター雑音を抑制し、高SN比を実現することにある。【構成】2つのフォワードパス回路3,4と、判定回路5と、デジタルPLL6と、セレクタ7およびフィードバックループとを有し、デジタルPLL6の位相シフトを実行する毎に、位相シフトを実行した場合と実行しなかった場合とでシグマデルタ型ノイズシェーパーの量子化出力の変化を観測する。この観測において、変化があった場合はアナログ入力信号の傾斜が急である確率が高いので位相シフト位置を変更し、逆に変化がなかった場合は入力信号の傾斜が緩やかである確率が高いので位相シフトを有効にする制御を行う。
請求項（抜粋）：
デジタルPLLによって外部非同期クロックに位相同期させたクロックをサンプリングクロックに用いるオーバーサンプリグA/D変換器において、同期確立後の定常動作状態における位相偏差に対してあらかじめ定められた位相補正タイミングで位相補正を加えた第1のクロックおよび位相シフトを加えてない第2のクロックを出力するデジタルPLL回路と、各々アナログ積分器,量子化器及びラッチ回路を備え且つそれぞれ前記第1および第2のクロックによって動作する第1および第2のフォワードパス回路と、前記第1および第2のフォワードパス回路の出力のうちどちらかを選択し量子化出力とする選択回路と、前記デジタルPLL回路の位相補正動作により前記第1および第2のフォワードパス回路の量子化出力結果が異なるときには前記デジタルPLL回路の位相補正タイミングが不適切であると判定し、前記第1のフォワードパス回路の積分結果を前記第2のフォワードパス回路の積分結果に等しくなるように修正し且つ前記選択回路の出力として前記第2のフォワードパス回路の量子化出力を選択するとともに、前記デジタルPLL回路における前記第1のクロックの位相を前記第2のクロックに等しくなるように位相を修正する一方、前記第1および第2のフォワードパス回路の量子化出力結果が同一であるときには前記デジタルPLL回路の位相補正タイミングが適切であると判断し、前記第2のフォワードパス回路の積分結果を前記第1のフォワードパス回路の積分結果に等しくなるように修正し且つ前記選択回路の出力として前記第1のフォワードパス回路の出力を選択するとともに、前記デジタルPLL回路における前記第2のクロックの位相を前記第1のクロックに等しくなるように位相を修正するという動作を行う制御回路とを有することを特徴とするオーバーサンプリングA/D変換器。
IPC (2件)：
前のページに戻る
