特許

J-GLOBAL ID：200903016036545290

CPUの拡張割込み制御方式及びそのCPUで使用するデバッガ

発明者： 沢田 大樹 ,  奈良 智紀 ,  佐藤 和広 ,  佐藤 秀俊 ,  田平 文明
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-217833
公開番号（公開出願番号）：特開平11-065881
出願日： 1997年08月12日
公開日（公表日）： 1999年03月09日
要約：

【要約】【課題】 外部割込み数が制限されたCPUでは、機能拡張したCPUボード等で割込み数を増設したいときにはIRC(インターラプト・コントローラ)等の割込み外付け装置を用いて割込みを制御しなければならない。【解決手段】 CPUの複数の割込み夫々のレベルに応じてアクセスされ、前記レベルに応じた割込みベクタを読み出すトラップテーブルと、別バスサイクルにより前記レベル内の割込み番号を得る割込み番号取得手段と、トラップテーブルから読み出された割込みベクタと、前記割込み番号取得手段で得た割込み番号とからアドレステーブルをアクセスするアドレスを求めるアドレス演算手段と、複数の割込み夫々の種類に応じた割込みルーチンのアドレスを登録されており、前記アドレス演算手段で求められたアドレスでアクセスされるアドレステーブルとを有する。このため、外部割込み数を上記割込みのレベル数以上に増加でき、そのための外付け装置が不要となり装置のコスト上昇を抑制できる。

請求項（抜粋）：

CPUの複数の割込み夫々のレベルに応じてアクセスされ、前記レベルに応じた割込みベクタを読み出すトラップテーブルと、別バスサイクルにより前記レベル内の割込み番号を得る割込み番号取得手段と、前記トラップテーブルから読み出された割込みベクタと、前記割込み番号取得手段で得た割込み番号とからアドレステーブルをアクセスするアドレスを求めるアドレス演算手段と、複数の割込み夫々の種類に応じた割込みルーチンのアドレスを登録されており、前記アドレス演算手段で求められたアドレスでアクセスされるアドレステーブルとを有することを特徴とするCPUの拡張割込み制御方式。

IPC (3件)：

G06F 11/28 ,  G06F 9/46 310 ,  G06F 9/46 312

FI (3件)：

G06F 11/28 A ,  G06F 9/46 310 M ,  G06F 9/46 312