特許
J-GLOBAL ID：200903016048321037
炭化珪素半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-068896
公開番号（公開出願番号）：特開平11-266015
出願日： 1998年03月18日
公開日（公表日）： 1999年09月28日
要約：
【要約】【課題】 エピタキシャル成長によらないで、溝側面に備えられる蓄積チャネル形成用のチャネル層を形成できるようにする。【解決手段】 溝7を含むn+ 型半導体基板4の主表面に酸化膜33を成膜すると共に、この酸化膜33をマスクとしてイオン注入を行い、溝7の側面7aに薄膜半導体層8を形成する。このように、溝7を含むn+ 型半導体基板4の主表面に酸化膜33を成膜すると、酸化膜33は溝7の側面7aでは薄く、それ以外の部分では厚く形成される。このため、この酸化膜33をマスクとしてイオン注入を行えば、エピタキシャル成長によらなくても蓄積チャネル形成用の薄膜半導体層8を形成することができる。
請求項（抜粋）：
溝(7)の側面(7a)に形成された薄膜半導体層(8)をチャネル領域として、ソース電極層(12)とドレイン電極層(13)との間に流す電流のスイッチングを行う炭化珪素半導体装置の製造方法において、第1導電型の低抵抗層(1)上に該低抵抗層よりも高抵抗の第1導電型の高抵抗層(2)が成膜されると共に、この高抵抗層(2)上に第2導電型の第1半導体層(3)が成膜されて構成され、この第1半導体層(3)側を主表面とする半導体基板(4)を用意する工程と、前記第1半導体層(3)の表層部の所定領域に、前記ソース電極層(12)と電気的に接続される第1導電型のソース領域(5)を形成する工程と、前記主表面から前記ソース領域(5)及び前記第1半導体層(3)を貫通する溝(7)を形成する工程と、前記溝(7)を含む前記半導体基板(4)の主表面に酸化膜(33)を成膜すると共に、この酸化膜(33)をマスクとしてイオン注入を行い、前記溝(7)の側面(7a)に第1導電型の薄膜半導体層(8)を形成する工程と、前記酸化膜(33)を除去する工程と、を含むことを特徴とする炭化珪素半導体装置の製造方法。
IPC (2件)：
FI (4件)：
H01L 29/78 652 K
, H01L 29/16
, H01L 29/78 652 T
, H01L 29/78 653 A
