特許

J-GLOBAL ID：200903016056788661

半導体集積回路及びその設計方法

発明者： 若林 茂道 ,  大島 敏之 ,  藤井 治 ,  宮本 省一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-258993
公開番号（公開出願番号）：特開平10-107614
出願日： 1996年09月30日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】 あらかじめ機能検証のされているハードメガセルを取り込んでシステムを構成する際、不要な遅延回路を付加せずに全体のクロックスキューを任意に調整することである。【解決手段】 複数のハードメガセル2,3,4,5とスダードセルブロック6を備えてなる半導体集積回路1において、複数のハードメガセル及びスタンダードセルブロックのロウ29にクロックスキューを調整するサブクロックバッファ26,27,28を設けるようにしてある。

請求項（抜粋）：

ハードメガセルを複数備えてなる半導体集積回路において、前記所定のハードメガセルのロウにクロックスキューを調整するサブクロックバッファを設けることを特徴する半導体集積回路。

IPC (6件)：

H03K 19/173 ,  G06F 17/50 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/096

FI (5件)：

H03K 19/173 ,  H03K 19/096 Z ,  G06F 15/60 656 D ,  H01L 21/82 C ,  H01L 27/04 D