特許
J-GLOBAL ID:200903016089780020

半導体記憶装置及びその使用方法

発明者:
出願人/特許権者:
代理人 (1件): 國分 孝悦
公報種別:公開公報
出願番号(国際出願番号):特願平5-103488
公開番号(公開出願番号):特開平6-291332
出願日: 1993年04月06日
公開日(公表日): 1994年10月18日
要約:
【要約】【目的】 選択メモリセルへのアクセス速度が速い半導体記憶装置及びその使用方法を提供する。【構成】 NAND型の浮遊ゲート型EEPROMのメモリセル11がPチャネルトランジスタで形成されている。データの書込は、ドレインの接合におけるなだれ降伏で発生した電子の浮遊ゲート電極32への注入で行い、データの消去は、ファウラー-ノルドハイム電流としての電子の放出で行う。非書込状態における正の閾値電圧は、電子の注入量には依存せず、製造プロセス上の因子のみによって決定され、この正の閾値電圧のばらつきを小さくすることができる。
請求項(抜粋):
浮遊ゲート電極上に絶縁膜を介して制御ゲート電極が積層されているトランジスタでメモリセルが形成されており、複数の前記メモリセルが互いに直列に接続されており、前記複数のメモリセルの一端側が第1の選択用トランジスタを介してビット線に接続されており、前記複数のメモリセルの他端側が第2の選択用トランジスタを介して電源線に接続されている半導体記憶装置において、前記メモリセルを形成している前記トランジスタがPチャネルトランジスタであることを特徴とする半導体記憶装置。
IPC (4件):
H01L 29/788 ,  H01L 29/792 ,  G11C 16/02 ,  H01L 27/115
FI (3件):
H01L 29/78 371 ,  G11C 17/00 307 Z ,  H01L 27/10 434
引用特許:
審査官引用 (4件)
  • 特開昭60-182162
  • 特開昭64-005072
  • 特開平3-105981
全件表示

前のページに戻る