不揮発性記憶装置およびその駆動方法

発明者：
出願人/特許権者：
代理人 (1件)：稲岡耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-272085
公開番号（公開出願番号）：特開平6-125064
出願日： 1992年10月09日
公開日（公表日）： 1994年05月06日
要約：

【要約】【目的】書換回数を向上させるとともに、書込速度を速くでき、しかも消費電力を低くすることができる不揮発性記憶装置を提供する。【構成】同一のシリコン基板20上に、オフセット領域OSを形成すべくソース領域23と所定の間隔Dをあけてゲート電極26とONO膜25(図示せず)とを設けたメモリトランジスタ21A,21B,21C,21Dを仮想グランドアレイ状に配列形成し、行方向に配列形成されたメモリトランジスタ21A,21Bおよび21C,21Dのゲート電極26に、ワードラインWL1,WL2を、ソース領域23とドレイン領域24との共有部を含む、列方向に配列形成されたメモリトランジスタ21A,21Cおよび21B,21Dのソース領域23およびドレイン領域24に、ビットラインBL1,BL2,BL3をそれぞれ接続した。

請求項（抜粋）：

チャネル領域ならびに、そのチャネル領域を挟んでソース領域およびドレイン領域が形成された半導体基板と、前記半導体基板上の、ソース領域と隣接する予め定める領域を除くチャネル領域上に形成された、電荷を蓄積するためのゲート絶縁膜と、前記予め定める領域を除くチャネル領域上に、ゲート絶縁膜を介して設けられたゲート電極とを備え、ゲート絶縁膜に電荷を蓄積することで情報の記憶を行なう不揮発性記憶素子を有し、前記不揮発性記憶素子は、同一の半導体基板上に行方向で隣接する不揮発性記憶素子のソース領域とドレイン領域とが共有されるかたちでマトリクス状に配列形成され、行方向に配列形成された不揮発性記憶素子のゲート電極に、ワードラインがそれぞれ接続され、前記ソース領域とドレイン領域との共有部を含む、列方向に配列形成された不揮発性記憶素子のソース領域およびドレイン領域に、ワードラインに対して絶縁状態でビットラインがそれぞれ接続されていることを特徴とする不揮発性記憶装置。

IPC (3件)：

H01L 27/115 , G11C 16/02 , G11C 16/06

FI (3件)：

H01L 27/10 434 , G11C 17/00 307 A , G11C 17/00 309 C

前のページに戻る