特許
J-GLOBAL ID：200903016091826320
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-221381
公開番号（公開出願番号）：特開平5-062462
出願日： 1991年09月02日
公開日（公表日）： 1993年03月12日
要約：
【要約】【目的】 ワード線選択によるメモリセル読み出し電位差をビット線負荷容量低減により増大する。【構成】 シェアドセンスアンプ方式において、p型センスアンプ(第2のアンプ)2のみ共有化し、制御信号S1L、S1Rによって制御されるn型トランジスタ(スイッチ)3L、4L、3R、4Rの外側にn型センスアンプ(第1のアンプ)1L、1Rを配置する。ワード選択時には、たとえば、選択された方のn型センスアンプ1Lのみを接続し、p型センスアンプ2と選択されない方のn型センスアンプ1Rをn型トランジスタ(スイッチ)により切り離しておくことにより、ビット線B.L.(L)とバーB.L.(L)の電位差を増大させ、その後P型センスアンプ2をn型トランジスタ3L、4Lにより接続してさらに増幅する。
請求項（抜粋）：
以下の要素を有する半導体記憶装置(a)情報を記憶するメモリセル部、(b)上記メモリセル部に記憶された情報を電位差として検出するビット線対、(c)上記ビット線対の電位差を増幅する第1のアンプ、(d)上記第1のアンプで増幅された電位差をさらに増幅する第2のアンプ、(e)上記第1のアンプと第2のアンプの間に設けられ、所定の制御信号により第1のアンプと第2のアンプを所定のタイミングで接続するスイッチ。
IPC (2件)：
G11C 11/401
, H01L 27/108
G11C 11/34 362 B
, H01L 27/10 325 P
