疑似マルチビット・シグマデルタAD変換器

発明者：
出願人/特許権者：
代理人 (1件)：池内義明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-059456
公開番号（公開出願番号）：特開平6-013908
出願日： 1993年02月24日
公開日（公表日）： 1994年01月21日
要約：

【要約】【目的】シグマデルタAD変換器の分解能を改善する。【構成】疑似マルチビット・シグマデルタAD変換器(ADC)40は、マルチビット量子化器46およびDA変換器(DAC)47を有するシグマデルタ変調器41を含む。DAC47の出力は変調器41のエラー信号を提供する。量子化器46は最上位ビットから最下位ビットまで順に並ぶ複数ビットを持つ量子化信号を提供する。これらのビットの内少なくとも2つは、最上位ビットと、最上位ビットもしくは2番目の上位ビットではない第2ビットとを含んでおり、DAC47に対する入力として提供される。加算機構49は、量子化信号から、プレフィルタ48の出力を減じる。デシメーション・フィルタ50は、加算機構49の出力を再度サンプリングして、ADC40の出力を提供する。

請求項（抜粋）：

疑似マルチビット・シグマデルタAD変換器(40)であって:アナログ入力信号を受け取るため、また最上位ビットから最下位ビットまで順に並んでいる複数ビットを有するデジタル化信号を提供するための、量子化器(46)およびDA変換器(47)を含むシグマデルタ変調器(41)であって、前記DA変換器(47)は、前記最上位ビットと,前記最上位ビットもしくは2番目の上位ビットではない第2ビットとを含む複数のフィードバック・ビットを受け取り、これに応答してシグマデルタ変調器のフィードバック信号を提供するシグマデルタ変調器(41);前記複数のフィードバック・ビットを除く、前記デジタル化信号の前記複数ビットを受け取り、またこれに対して所定の伝達関数を達成してプレフィルタ済み信号を提供するために、前記シグマデルタ変調器(41)に結合されたプレフィルタ(48);前記デジタル化信号を受け取るための正入力端子,前記プレフィルタ済み信号を受け取るための負入力端子,および出力を有する、前記量子化器(46)および前記プレフィルタ(48)に結合された加算機構(49);および前記加算機構(49)の前記出力に結合された入力,およびAD変換器(40)のデジタル出力を提供するための出力を有する、前記加算機構(49)に結合されたデシメーション・フィルタ(50);を具備することを特徴とする疑似マルチビット・シグマデルタAD変換器(40)。

前のページに戻る