特許

J-GLOBAL ID：200903016175462308

LSI設計方法と機能記述方法

発明者： 川上 善之
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-245903
公開番号（公開出願番号）：特開2000-076315
出願日： 1998年08月31日
公開日（公表日）： 2000年03月14日
要約：

【要約】【課題】 機能設計の段階から遅延計算精度の高い高次の遅延計算アルゴリズムを適用できるLSI設計方法を提供する。【解決手段】 機能レベルフロアプランの段階で未設計機能ブロックの出力端子の駆動能力を選択するステップ3を設ける。これにより、ブロック間配線ネットワークの入力信号波形が定義可能となり、高次の遅延計算アルゴリズムを機能ブロック間配線の遅延計算に適用できる。更に、選択された駆動能力を制約として未設計機能ブロックの論理設計を行うステップ7を設けることにより、機能ブロック間配線の遅延計算誤差に起因したタイミングエラーをなくし、設計の手戻りをなくす。

請求項（抜粋）：

半導体集積回路の設計工程の中の機能設計で採用されるLSIの設計方法において、機能記述情報を元に機能別に構成された機能ブロックの出力端子の属性としてトランジスタの駆動能力を定義するステップを備えたことを特徴とするLSI設計方法。

FI (3件)：

G06F 15/60 654 A ,  G06F 15/60 656 B ,  G06F 15/60 658 U

Fターム (4件)：

5B046AA08 ,  5B046BA03 ,  5B046BA06 ,  5B046CA00