特許
J-GLOBAL ID:200903016176227485

マルチプロセッサ・システム及びマルチプロセッサ・システムにおけるデータ通信制御方法

発明者:
出願人/特許権者:
代理人 (1件): 山田 英治 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-005855
公開番号(公開出願番号):特開2002-215480
出願日: 2001年01月15日
公開日(公表日): 2002年08月02日
要約:
【要約】【課題】 通信内容を暗号化した論理的な通信路を上位アプリケーションの用途毎に確立する。【解決手段】 各システムは、プロセッサと、FIFOメモリと、暗号用データベース13を備え、FIFOメモリと暗号用データベースの組み合わせに応じて複数のチャンネルが容易される。各プロセッサ・システム間の相互認証や実データ転送開始前の情報交換は、固定的に接続されるコントロール用チャネルを利用して行われる。相互認証後は、アプリケーションの起動に応じて動的に割り当てられるデータ・チャネルを用いて実データの転送を行う。
請求項(抜粋):
各プロセッサを搭載した機器どうしが通信路を介して接続されたマルチプロセッサ構成のシステムであって、前記通信路は、固定的に接続された第1のチャネルと、各プロセッサ上におけるアプリケーションの起動に応じて動的に割り当てられる第2のチャネルと、を備えることを特徴とするマルチプロセッサ・システム。
IPC (4件):
G06F 13/00 353 ,  G06F 13/12 330 ,  G09C 1/00 640 ,  H04L 9/32
FI (4件):
G06F 13/00 353 C ,  G06F 13/12 330 A ,  G09C 1/00 640 E ,  H04L 9/00 675 A
Fターム (13件):
5B014GC02 ,  5B014GC06 ,  5B014GC28 ,  5B089GA02 ,  5B089GB01 ,  5B089JB23 ,  5B089KB06 ,  5B089KC60 ,  5J104AA07 ,  5J104KA02 ,  5J104KA04 ,  5J104KA06 ,  5J104NA02
引用特許:
審査官引用 (4件)
全件表示

前のページに戻る