特許
J-GLOBAL ID：200903016185080020
PLL回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-148241
公開番号（公開出願番号）：特開平6-338792
出願日： 1993年05月28日
公開日（公表日）： 1994年12月06日
要約：
【要約】【目的】 分周数を切替える方式のPLL回路において、分周数の切替えにより電圧制御発振回路の制御電圧に生じる変動成分を打ち消して出力周波数の安定化を図る。【構成】 電圧制御発振回路100の出力を可変分周回路200で分周し、その分周出力と基準周波数frの位相を位相比較回路300で比較し、その比較出力に基づいて電圧制御発振回路100の発振周波数を制御するPLL回路に、可変分周回路での分周数の切替えにより発生する位相比較回路の比較出力の変動成分を打ち消すための打消信号を発生する打消信号発生回路400と、この打消信号を比較出力に加算する加算回路500とを設ける。そして、打消信号発生回路は、可変分周回路の分周周期で出力されるパルス信号として発生され、その継続時間とレベル値を制御することで、変動成分を確実に打ち消すことが可能となる。
請求項（抜粋）：
電圧制御発振回路の出力を可変分周回路で分周し、この分周出力と基準周波数との位相を位相比較回路で比較し、その比較出力に基づいて前記電圧制御発振回路の発振周波数を制御するように構成し、前記可変分周回路は、その分周数を周期s(sは期間内に前記可変分周回路の分周周期が含まれる回数)の期間内において、k分周またはk+h分周(kは正の整数,hは±1)に切り替える機能を有するPLL回路において、前記分周数の切替えに伴って位相比較回路の出力に発生する変動成分を打ち消すための打消信号を周期sのパルス信号として発生する打消信号発生回路と、この打消信号を前記位相比較回路の比較出力に加算する加算回路とを備えることを特徴とするPLL回路。
IPC (2件)：
FI (2件)：
H03L 7/18 Z
, H03L 7/18 D
