特許
J-GLOBAL ID:200903016189327187
液晶素子の駆動方法
発明者:
,
出願人/特許権者:
代理人 (1件):
近島 一夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-137808
公開番号(公開出願番号):特開2000-330519
出願日: 1999年05月18日
公開日(公表日): 2000年11月30日
要約:
【要約】【課題】 ヒステリシスの発生を防止し、良好な階調の画像を得る。【解決手段】 アクティブマトリクス型の液晶パネルPにおいて、データ線S1,S2 ,...を介した各画素へのリセット電圧の印加は、全てのゲート線G1 ,G2 ,...を同時にオンすることによって行った。このため、ゲート線G1 ,G2 ,...を線順次で走査する場合と比べて、リセット電圧を印加しておける時間を長くでき、ヒステリシスの問題を解決して良好な階調の画像を得ることができる。
請求項(抜粋):
所定間隙を開けた状態に配置された一対の基板と、これら一対の基板の間隙に配置された液晶と、複数の画素を構成すると共に前記液晶を挟み込むように配置された一対の第1電極及び第2電極と、各画素毎に配置されて前記第1電極に接続される複数のスイッチング素子と、これら複数のスイッチング素子のゲートに接続された複数の第3電極と、これら複数のスイッチング素子のソースに接続された複数の第4電極と、備えた液晶素子を駆動する、液晶素子の駆動方法において、略全ての前記第3電極へのゲート電圧の印加と、前記複数の第4電極及び前記第2電極の双方又はいずれか一方への所定電圧の印加と、を同期して行うことによって前記液晶素子の略全体を同時にリセットし、かつ、前記第3電極へのゲート電圧の印加と、前記複数の第4電極へのデータ電圧の印加と、を同期して行うことによって前記液晶素子に画像を表示してなる、ことを特徴とする液晶素子の駆動方法。
IPC (5件):
G09G 3/36
, G02F 1/133 550
, G02F 1/133 560
, G09G 3/20 611
, G09G 3/20 641
FI (5件):
G09G 3/36
, G02F 1/133 550
, G02F 1/133 560
, G09G 3/20 611 Z
, G09G 3/20 641 T
Fターム (28件):
2H093NA16
, 2H093NA43
, 2H093NB22
, 2H093NC21
, 2H093NC44
, 2H093ND06
, 2H093ND60
, 2H093NF05
, 2H093NF17
, 5C006AF44
, 5C006AF51
, 5C006BB16
, 5C006BB29
, 5C006BC03
, 5C006BC12
, 5C006EA01
, 5C006FA19
, 5C006FA56
, 5C080AA10
, 5C080BB05
, 5C080DD04
, 5C080EE29
, 5C080FF11
, 5C080GG08
, 5C080JJ02
, 5C080JJ04
, 5C080JJ05
, 5C080JJ06
前のページに戻る