特許

J-GLOBAL ID：200903016197552114

半導体集積回路

発明者： 石田 耕三
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (3件)： 吉田 茂明 ,  吉竹 英俊 ,  有田 貴弘
公報種別：公開公報
出願番号（国際出願番号）：特願2003-065054
公開番号（公開出願番号）：特開2004-271438
出願日： 2003年03月11日
公開日（公表日）： 2004年09月30日
要約：

【課題】簡単な回路構成で高精度のテスタを不要とするスキャンパステスト技術を提供する。【解決手段】スキャンパステスト時にテストデータとして使用されるスキャン入力データと、テスト結果に対する期待値データであるスキャン出力期待値データとを、半導体集積回路1が内蔵する、互いに独立して設けられた2つのRAMにそれぞれ記憶させる。そして、スキャンパステスト時に、一方のRAMからスキャン入力データを読み出してスキャンパスに入力する。そして、スキャンパスから出力されるスキャン結果データと、他方のRAMから読み出したスキャン出力期待値データとを半導体集積回路1の内部の比較回路6で比較する。【選択図】 図1

請求項（抜粋）：

内部の第1の回路に対してスキャンパステストを実行するテスト動作モードと、通常動作モードとを有する半導体集積回路であって、 前記テスト動作モード時にスキャン入力データが書き込まれ、前記通常動作モード時にもアクセスされる第1の記憶回路と、 前記第1の記憶回路とは独立して設けられ、前記テスト動作モード時にスキャン出力期待値データが書き込まれ、前記通常動作モード時にもアクセスされる第2の記憶回路と、 前記テスト動作モード時に、前記第1の記憶回路から出力される前記スキャン入力データが入力される少なくとも一つのスキャンパスを構成する第2の回路と、 前記テストモード時に、前記スキャンパステストの結果を示す前記スキャンパスの出力データと、前記第2の記憶回路から出力される前記スキャン出力期待値データとを互いに比較し、その結果を出力する比較回路と を備える、半導体集積回路。

IPC (3件)：

G01R31/28 ,  H01L21/822 ,  H01L27/04

FI (2件)：

G01R31/28 G ,  H01L27/04 T

Fターム (19件)：

2G132AA01 ,  2G132AB01 ,  2G132AC14 ,  2G132AG02 ,  2G132AK09 ,  2G132AK23 ,  2G132AK26 ,  2G132AL12 ,  2G132AL32 ,  5F038DF01 ,  5F038DF05 ,  5F038DT02 ,  5F038DT04 ,  5F038DT05 ,  5F038DT06 ,  5F038DT15 ,  5F038DT17 ,  5F038DT19 ,  5F038EZ20