特許
J-GLOBAL ID:200903016205347460
改善されたフラッシュファイルシステム
発明者:
出願人/特許権者:
代理人 (1件):
大西 正悟
公報種別:公表公報
出願番号(国際出願番号):特願2000-517345
公開番号(公開出願番号):特表2001-521220
出願日: 1998年10月05日
公開日(公表日): 2001年11月06日
要約:
【要約】フラッシュメモリデバイスおよびデバイスへの書込みならびにデバイスの再構成のための方法に関する。フラッシュメモリデバイス(20)は、物理デバイス(10)、仮想デバイス(22)および仮想デバイスのアドレスを物理デバイスの物理アドレスに関連付ける仮想マップ(24)を含む。
請求項(抜粋):
メモリのためのメモリ構成方法であって、前記メモリの未書込みの部分にのみデータを書込むことができるため、前記メモリの書込み済みの部分を未書込みの状態にするために消去しなければならず、読出しまたは書込みのデータ用のメモリ部分のサイズが、消去用の最小メモリ部分のサイズと異なるようになっているメモリ構成法であって、 (a)前記メモリの複数の物理ユニットを設けるステップであって、前記物理ユニットのそれぞれが消去用の最小メモリ部分のサイズであり、前記物理ユニットのそれぞれが物理ユニット番号によって表され、前記物理ユニットのそれぞれが複数の物理ブロックに分割され、前記複数の物理ブロックのそれぞれが読出しまたは書込みのデータ用のメモリ部分のサイズであり、前記物理ブロックのそれぞれが前記物理ユニット内部の物理ブロックオフセットによって表されるようになっているステップと、 (b)前記メモリの複数の仮想ユニットを設けるステップであって、前記仮想ユニットのそれぞれが仮想ユニット番号によって表され、前記仮想ユニットのそれぞれが複数の仮想ブロックを特徴付け、前記仮想ブロックのそれぞれが前記仮想ユニット内部の仮想ブロックオフセットによって表されるようになっているステップと、 (c)各仮想ユニットを少なくとも1つの物理ユニットにマッピングし、仮想マップを形成するステップと、 (d)前記仮想マップによって、前記仮想ユニット内部の各仮想ブロックを前記少なくとも1つの物理ユニット内部の1つの物理ブロックにマッピングするステップと、を含む方法。
IPC (3件):
G06F 12/00 542
, G06F 12/00 597
, G06F 12/02 570
FI (3件):
G06F 12/00 542 A
, G06F 12/00 597 U
, G06F 12/02 570 A
Fターム (4件):
5B060AB25
, 5B060BA13
, 5B082FA04
, 5B082JA07
引用特許:
審査官引用 (5件)
-
半導体ディスク装置
公報種別:公開公報
出願番号:特願平7-014030
出願人:三菱電機株式会社
-
メモリシステム
公報種別:公開公報
出願番号:特願平8-042170
出願人:東京エレクトロン株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平8-000707
出願人:三菱電機株式会社
全件表示
前のページに戻る