特許

J-GLOBAL ID：200903016208741305

二重化処理装置

発明者： 佐藤 和幸 ,  長田 荘十司 ,  横尾 好則
出願人/特許権者： 富士通株式会社
代理人 (1件)： 真田 有
公報種別：公開公報
出願番号（国際出願番号）：特願平4-035039
公開番号（公開出願番号）：特開平5-235912
出願日： 1992年02月21日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】 本発明は、二重化処理装置に関し、転送能力の向上をはかるとともに、障害に対して信頼性を高くすることを目的とする。【構成】 二重化された処理装置1-0,1-1のそれぞれにインタフェース回路2-0,2-1を介して外部記憶装置用制御装置3-0,3-1が接続されるとともに、各処理装置1-0,1-1が対向するインタフェース回路2-1,2-0を介して相互に接続された二重化処理装置において、該外部記憶装置用制御装置3-0,3-1間に、系間通信バス6を介装するように構成する。

請求項（抜粋）：

二重化された処理装置(1-0,1-1)のそれぞれにインタフェース回路(2-0,2-1)を介して外部記憶装置用制御装置(3-0,3-1)が接続されるとともに、各処理装置(1-0,1-1)が対向するインタフェース回路(2-1,2-0)を介して相互に接続された二重化処理装置において、該外部記憶装置用制御装置(3-0,3-1)間に、系間通信バス(6)が介装されたことを特徴とする、二重化処理装置。

IPC (6件)：

H04L 1/22 ,  G06F 3/06 304 ,  G06F 11/18 310 ,  G06F 15/16 470 ,  H04L 12/28 ,  H04L 12/40

FI (2件)：

H04L 11/00 310 C ,  H04L 11/00 320