特許

J-GLOBAL ID：200903016211217544

MOS形集積回路の保護素子及びその製造方法

発明者： コンスタンティン パパダ ,  テオドロス ニコライディス
出願人/特許権者： エスジェエス-トムソン ミクロエレクトロニクス ソシエテ アノニム
代理人 (1件)： 山本 恵一
公報種別：公開公報
出願番号（国際出願番号）：特願平8-143440
公開番号（公開出願番号）：特開平8-316334
出願日： 1996年05月15日
公開日（公表日）： 1996年11月29日
要約：

【要約】 (修正有)【課題】静電気の過大電圧に対して保護素子のスイッチング時間を短くして、MOSトランジスタの損傷がなるべく小さくなるよう効果的に保護する。【解決手段】Asを高濃度ドープしたソース3とドレイン4の両領域のうち、ドレイン領域4はそのままとし、薄い酸化層2を通してPを斜めにイオン注入してドープし、ソース領域3の下に幅の広いn-ウエル領域13を形成する。また高融点金属で金属被膜6を形成する。【効果】金属被覆6に静電気の過大電圧が印加された場合、(ドレイン4)-(基板1)-(ウエル13、ソース3)で構成されるバイポーラトランジスタ(保護素子)はベース領域の幅Wbが狭くてアーリー効果に敏感なために迅速にパンチスルーに到達し、スイッチング時間が短縮されるので、高融点金属被覆6の効果と相伴ってMOSトランジスタを効果的に保護することができる。

請求項（抜粋）：

基準電位に接続されたソース層(3)と多分にも過電圧を受けるパッドに接続されたドレイン層(4)を有する単体ゲートレスMOS形トランジスタに対応する保護素子において、低くドーピングされているウエル(13)は高くドーピングされているソース層の下に形成され、ドレイン層は高くドーピングされている層のみで構成されることを特徴とする保護素子。

IPC (5件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/78

FI (3件)：

H01L 27/08 102 F ,  H01L 27/04 H ,  H01L 29/78 301 K