特許

J-GLOBAL ID：200903016216053728

折返し型ビツトライン構造及びその製造方法

発明者： サン・フー・ドング ,  ウエイ・ワング
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 頓宮 孝一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-286892
公開番号（公開出願番号）：特開平5-218348
出願日： 1992年10月01日
公開日（公表日）： 1993年08月27日
要約：

【要約】【目的】次世代の高密度半導体メモリ設計のための新しい交差指状折返し型ビツトライン(IFBL)アーキテクチヤを開示する。【構成】このアーキテクチヤにおいては基本的なクロス-ポイント型メモリセルはロウ及びカラムが直交するように編成されてアレイマトリクスを形成する。このビツトラインはロウ方向に走り、ワードラインはカラム方向に走る。転送用トランジスタは同一のドレイン接合部及び同一のビツトライン接触部を共有してエリアを節約するように設計される。オフセツト型ビツトライン構造は2つの相互接続ライン層20、30を用いて構成されることによりこの相互接続ライン層20、30に結合した交差指型セルを接続する。ビツトライン接触部56、66を2つの異なる相互接続層20、30と交互にロウ順に接続することによつて、真ビツトライン32、34及び補ビツトライン32 ́、34 ́がメモリアレイの両側に平行に走る。

請求項（抜粋）：

半導体メモリデバイスのための折返し型ビツトライン構造において、その表面内に間隔を置いて形成された複数のドレイン接合領域を有する基板と、上記基板上に配設された第1の絶縁層と、上記第1の絶縁層上に配設され、それぞれが上記第1の絶縁層上における第1の方向に延びる第1の導電性ビツトライン及び第2の導電性ビツトラインを含む第1の複数の導電性ビツトライン対と、上記第1の絶縁層及び上記第1の複数の導電性ビツトライン対上に配設された第2の絶縁層と、上記第2の絶縁層上に配設され、それぞれが上記第2の絶縁層上における上記第1の方向に延びる第1の導電性ビツトライン及び第2の導電性ビツトラインを含み、上記第2の絶縁層上の上記第1及び第2の導電性ビツトラインは上記第1の絶縁層上の上記第1及び第2の導電性ビツトライン上にラテラル方向にオフセツトされて配設されるようになされた第2の複数の導電性ビツトライン対と、上記第1の絶縁層内に配設され、それぞれが第1の選択されたドレイン接合領域から上記第1の絶縁層上の上記第1の複数のビツトライン対のうちの第1のビツトラインまで延びる第1の複数の電気的導電性コンタクト手段と、上記第1の絶縁層及び第2の絶縁層内に配設され、それぞれが第2の選択されたドレイン接合領域から上記第2の絶縁層上の上記第2の複数のビツトライン対のうちの第2のビツトラインまで延びる第2の複数の電気的導電性コンタクト手段とを具えることを特徴とする折返し型ビツトライン構造。