特許

J-GLOBAL ID：200903016218184811

半導体装置及びその製造方法

発明者： 細田 勉
出願人/特許権者： 富士通株式会社
代理人 (1件)： 高橋 敬四郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-279914
公開番号（公開出願番号）：特開2002-093809
出願日： 2000年09月14日
公開日（公表日）： 2002年03月29日
要約：

【要約】 (修正有)【課題】 アスペクト比の高い開口部やビアホール内にメッキにより銅を埋め込む際に、ボイドなどの不良の発生を防止する。【解決手段】 配線溝21aを形成後、バリアメタル層23を形成する工程と、バリアメタル層上に銅よりもイオン化傾向の大きな金属を含む第1金属層24と銅層25とがこの順番に積層されたシード層を形成する工程と、シード層上にメッキ法により銅メッキ層27を形成する工程とを含む。

請求項（抜粋）：

基板上にバリアメタル層を形成する工程と、前記バリアメタル層上に、銅よりもイオン化傾向の大きな金属を含む第1金属層と銅層とがこの順番に積層されたシード層を形成する工程と、前記シード層上にメッキ法により銅メッキ層を形成する工程とを含む半導体装置の製造方法。

Fターム (58件)：

5F033HH07 ,  5F033HH11 ,  5F033HH12 ,  5F033HH15 ,  5F033HH16 ,  5F033HH19 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ15 ,  5F033JJ16 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK01 ,  5F033KK07 ,  5F033KK11 ,  5F033KK12 ,  5F033KK15 ,  5F033KK16 ,  5F033KK19 ,  5F033KK21 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033LL09 ,  5F033MM01 ,  5F033MM02 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP21 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ14 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ92 ,  5F033QQ94 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033WW04 ,  5F033XX02 ,  5F033XX04