特許

J-GLOBAL ID：200903016237185942

多値論理回路

発明者： 植村 哲也
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-307562
公開番号（公開出願番号）：特開2001-127170
出願日： 1999年10月28日
公開日（公表日）： 2001年05月11日
要約：

【要約】【目的】 素子数を削減して、回路面積の縮小に寄与し得る多値論理回路を提供する。【構成】 負性微分抵抗素子1と、素子電流の値を制御できる制御端子を有した負性微分抵抗素子2からなる第1のリテラル回路11と、負性微分抵抗素子3と素子電流の値を制御できる制御端子を有した負性微分抵抗素子4、5からなる第2のリテラル回路12と、負性微分抵抗素子6と素子電流の値を制御できる制御端子を有した負性微分抵抗素子7、8からなる第3のリテラル回路13と、素子電流の値を制御できる制御端子を有した負性微分抵抗素子9と負性微分抵抗素子10からなる第4のリテラル回路14と、第1〜第4までの転送ゲート15、16、17および18、からなる。第1〜第4までの転送ゲートの選択入力にそれぞれ論理値'0'、'1'、'2'、'3'に対応する電圧を印加することにより、IN端子を入力、OUT端子を出力とする4値エッジトリガー型Dフリップフロップが構成できる。

請求項（抜粋）：

Rを3以上の整数値とし、論理値0からR-1で構成されるR値多値論理回路において、第1から第Rまでの異なるR個のリテラルゲ-トと第1から第RまでのR個の転送ゲ-トからなる多値論理回路であって、第i(i=1〜R)のリテラルゲ-トは一つの論理入力i-1に対してのみその出力値がR-1となり、それ以外の入力値に対しては出力が0となり、かつ、それらの出力値をラッチできる機能を有する論理ゲ-トであり、R個のリテラルゲ-トの入力端子を共通化し、一方、第iのリテラルゲ-トの出力はそれぞれ上記第iの転送ゲ-トの制御端子に接続され、さらに上記R個の転送ゲ-トの入力端子にはR個の選択入力を加え、各転送ゲ-トの他端を出力端に接続することによって得られる多値論理回路。

IPC (4件)：

H01L 21/8234 ,  H01L 27/088 ,  H03K 19/08 ,  H03K 19/20 101

FI (3件)：

H03K 19/08 Z ,  H03K 19/20 101 ,  H01L 27/08 102 Z

Fターム (32件)：

5F048AA01 ,  5F048AB03 ,  5F048AC10 ,  5J042AA10 ,  5J042BA13 ,  5J042CA00 ,  5J042CA15 ,  5J042CA27 ,  5J042CA28 ,  5J042DA01 ,  5J042DA02 ,  5J042DA03 ,  5J056AA03 ,  5J056BB02 ,  5J056BB17 ,  5J056BB52 ,  5J056BB57 ,  5J056CC00 ,  5J056CC14 ,  5J056DD12 ,  5J056DD27 ,  5J056DD55 ,  5J056DD59 ,  5J056EE14 ,  5J056FF01 ,  5J056FF07 ,  5J056FF08 ,  5J056GG06 ,  5J056GG14 ,  5J056HH01 ,  5J056HH02 ,  5J056KK03