特許
J-GLOBAL ID：200903016240751096
出力回路と入力回路
発明者：
出願人/特許権者：
代理人 (1件)：
亀谷 美明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-238583
公開番号（公開出願番号）：特開2000-068813
出願日： 1998年08月25日
公開日（公表日）： 2000年03月03日
要約：
【要約】【課題】 設計通りの出力電圧の出力回路と広範な入力許容電圧の入力回路とを提供する。【解決手段】 出力回路C33の第1降圧電源回路C33bでは,バイアス制御回路C36によってフィードバック入力端子37(ノードB)と参照電位入力端子36との電位差に基づき第3PMOSトランジスタP33のオン抵抗を調整し,電源電位Vddから形成される”H”レベル用の電圧を制御する。同様に,第2降圧電源回路C33cでは,バイアス制御回路C37によって第3NMOSトランジスタN33のオン抵抗を制御し,接地電位から形成される”L”レベル用の電圧を制御する。プッシュ・プル部C33aでは,供給された”H”レベル用の電圧及び”L”レベル用の電圧を基に入力端子35からの論理信号S1の同一論理の出力信号S2と反転論理の出力信号S2’とを形成して,第1出力端子33と第2出力端子34とから出力する。
請求項（抜粋）：
入力論理信号が入力される入力端子と,前記入力論理信号の論理に対応する論理を持つ第1の出力論理信号を出力する第1出力端子と,前記第1の出力論理信号の反転論理を持つ第2の出力論理信号を出力する第2出力端子と,第1の電圧に基づいて前記第1及び第2の出力論理信号の一つの論理を形成するとともに第2の電圧に基づいて前記第1及び第2の出力論理信号の他の論理を形成する出力論理形成部と,を備える出力回路であって:さらに,前記第1の電圧を前記出力論理形成部に供給する第1の安定電圧供給回路と;前記第2の電圧を前記出力論理形成部に供給する第2の安定電圧供給回路と;を備えることを特徴とする,出力回路。
FI (3件)：
H03K 19/00 101 J
, H03K 19/00 101 K
, H03K 19/00 101 Q
5J056AA01
, 5J056AA04
, 5J056BB28
, 5J056BB38
, 5J056BB40
, 5J056BB59
, 5J056CC04
, 5J056DD13
, 5J056DD28
, 5J056FF06
, 5J056HH04
