特許
J-GLOBAL ID：200903016242339362
半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
安田 敏雄
公報種別：公開公報
出願番号（国際出願番号）：特願平11-234354
公開番号（公開出願番号）：特開2001-060621
出願日： 1999年08月20日
公開日（公表日）： 2001年03月06日
要約：
【要約】【課題】 ボイドによる配線の導通不良による歩留まりの低下を防止する。【解決手段】 素子の形成された半導体基板の上に、複数の配線層が層間絶縁膜を介在させて形成され、前記層間絶縁膜に配線材料が充填された素子・配線層間接続用の接続孔を備えた半導体装置、の製造方法であって、前記半導体装置のすべての配線層及び接続孔に対する配線工程が完了した後に、その半導体装置を高圧ガス雰囲気下にて加熱処理(高圧アニール)する。
請求項（抜粋）：
素子の形成された半導体基板の上に、複数の配線層が層間絶縁膜を介在させて形成され、前記層間絶縁膜に配線材料が充填された素子・配線層間接続用の接続孔を備えた半導体装置、の製造方法であって、前記半導体装置のすべての配線層及び接続孔についての配線工程が完了した後に、その半導体装置を高圧ガス雰囲気下にて加熱処理することを特徴とする半導体装置の製造方法。
Fターム (17件)：
5F033HH08
, 5F033HH11
, 5F033JJ08
, 5F033JJ11
, 5F033KK01
, 5F033KK08
, 5F033KK11
, 5F033MM05
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033QQ73
, 5F033QQ86
, 5F033WW05
, 5F033XX09
, 5F033XX34
, 5F033XX36
