特許

J-GLOBAL ID：200903016250221753

半導体素子及びその製造方法

発明者： 木 下 順 一
出願人/特許権者： 株式会社東芝
代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-005604
公開番号（公開出願番号）：特開2000-208872
出願日： 1999年01月12日
公開日（公表日）： 2000年07月28日
要約：

【要約】【課題】 電流狭窄構造や回折格子を正確且つ容易に形成することができる半導体素子及びその製造方法を提供することを目的とする。【解決手段】 MQW構造の一部を無秩序化することによって残りの部分のみを正確且つ容易に選択酸化することができる。その結果として、電流狭窄構造を極めて正確且つ容易に形成することができる。また、所定のマスクを介してMQW構造を無秩序化させることにより、再成長工程を経ることなく、基板面に対して垂直な回折格子も水平な回折格子も正確且つ容易に形成することができる。

請求項（抜粋）：

互いに異なる組成の半導体からなる少なくとも2種類の層を周期的に積層した半導体積層体を備え、前記半導体積層体の一部は、無秩序化された通電領域とされ、前記通電領域に隣接した前記半導体積層体の他の一部は、前記2種類の層のうちの少なくともいずれかが酸化された高抵抗領域とされ、注入された電流が前記高抵抗領域によって阻止されて前記通電領域に集中することを特徴とする半導体素子。

IPC (3件)：

H01S 5/223 ,  H01S 5/12 ,  H01S 5/34

FI (3件)：

H01S 3/18 664 ,  H01S 3/18 642 ,  H01S 3/18 676

Fターム (14件)：

5F073AA09 ,  5F073AA51 ,  5F073AA64 ,  5F073AA71 ,  5F073AA74 ,  5F073CA02 ,  5F073CA04 ,  5F073CB02 ,  5F073CB10 ,  5F073CB19 ,  5F073DA12 ,  5F073DA21 ,  5F073DA27 ,  5F073EA29