特許

J-GLOBAL ID：200903016266202228

半導体装置

発明者： 大塚 文雄 ,  佐川 雅一 ,  池田 良広 ,  土屋 修 ,  杉浦 順
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-183345
公開番号（公開出願番号）：特開平5-006997
出願日： 1991年06月27日
公開日（公表日）： 1993年01月14日
要約：

【要約】【目的】 レベルセンサやタイマーをLSI化し、高集積化できる新規な構造の半導体装置を提供する。【構成】 半導体基板の一主面に第1のソース・ドレイン領域を設け、少なくとも前記第1のソース・ドレイン領域間の半導体基板の一主面上に第1の絶縁膜を設け、第1の絶縁膜上に半導体領域を設け、半導体領域の上面に第2のソース・ドレイン領域を設け、少なくとも前記第2のソース・ドレイン領域間の半導体領域の主面上に第2の絶縁膜を設け、第2の絶縁膜上にゲート電極を設けた。そして、ゲート電極に加えるゲート電位により、半導体領域を流れる基板電流を、ひいては半導体領域の基板の電位を変化させ、下部の半導体基板に設けられた第1のソース・ドレイン間に流れる電流を制御する。【効果】 半導体装置を少ない占有面積で形成することができ、集積度を向上させることが可能となる。

請求項（抜粋）：

半導体基板と、前記半導体基板の一主面に設けられた第1のソース領域および第1のドレイン領域と、少なくとも前記第1のソース領域および第1のドレイン領域間の前記一主面上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられた半導体領域と、前記半導体領域の上面に設けられた第2のソース領域および第2のドレイン領域と、少なくとも前記第2のソース領域および第2のドレイン領域間の前記半導体領域の主面上に設けられた第2の絶縁膜と、前記第2の絶縁膜上に設けられたゲート電極とを備えたことを特徴とする半導体装置。

IPC (2件)：

H01L 29/784 ,  H01L 27/12

FI (4件)：

H01L 29/78 301 X ,  H01L 29/78 301 G ,  H01L 29/78 301 J ,  H01L 29/78 311 J