特許

J-GLOBAL ID：200903016277914076

積層セラミックコンデンサおよびその製造方法

発明者： 中蔵 久直
出願人/特許権者： 松下電器産業株式会社
代理人 (3件)： 岩橋 文雄 ,  坂口 智康 ,  内藤 浩樹
公報種別：公開公報
出願番号（国際出願番号）：特願2004-042418
公開番号（公開出願番号）：特開2005-235976
出願日： 2004年02月19日
公開日（公表日）： 2005年09月02日
要約：

【課題】本発明は、積層セラミックコンデンサ素子の側面においても、十分に沿面放電の発生開始電圧を高め、耐電圧の高い積層セラミックコンデンサを提供することを目的とするものである。【解決手段】誘電体セラミック8表面の電解集中を緩和する放電抑制用電極12は、容量形成用電極9a〜9iの積層方向および積層セラミックコンデンサ素子10の長手方向に面状に設ける。この構成により、放電抑制用電極12は、誘電体セラミック8と交互に積層されるのではなく十分な面積をとることができる。この結果として、セラミック表面の電解集中が緩和され、特にセラミックコンデンサ素子10の側面における沿面放電を十分に抑制し耐電圧の高い積層セラミックコンデンサ7を提供することができる。【選択図】図1

請求項（抜粋）：

容量形成用電極と誘電体セラミックとを交互に積層し、前記容量形成用電極の対向する端部が交互に露出したセラミックコンデンサ素子と、このセラミックコンデンサ素子の端面に前記容量形成用電極と電気的に接続する一対の外部電極と、前記セラミックコンデンサ素子の内部に設けられるとともに、前記セラミックコンデンサ素子の上方ないし下方から見て長手方向の中央線を境に前記容量形成用電極の両側に設けた放電抑制用電極とを備え、前記放電抑制用電極は、前記容量形成用電極の積層方向および前記セラミックコンデンサ素子の長手方向に面状に設け、かつ、前記外部電極のいずれか一方に電気的に接続した積層セラミックコンデンサ。

IPC (2件)：

H01G4/12 ,  H01G4/30

FI (4件)：

H01G4/12 352 ,  H01G4/12 364 ,  H01G4/30 301C ,  H01G4/30 311D

Fターム (24件)：

5E001AB03 ,  5E001AC07 ,  5E001AF06 ,  5E001AH01 ,  5E001AH06 ,  5E001AH09 ,  5E001AJ01 ,  5E001AJ02 ,  5E001AJ03 ,  5E082AB03 ,  5E082BC35 ,  5E082EE04 ,  5E082EE11 ,  5E082EE17 ,  5E082EE35 ,  5E082FG04 ,  5E082FG06 ,  5E082FG26 ,  5E082FG46 ,  5E082FG54 ,  5E082LL01 ,  5E082LL02 ,  5E082LL03 ,  5E082MM24

引用特許：

出願人引用 (1件)

• 積層セラミックコンデンサ
  公報種別：公開公報   出願番号：特願2000-308772   出願人：松下電器産業株式会社