特許
J-GLOBAL ID:200903016281708286

検査装置、検査方法、および半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2001-384222
公開番号(公開出願番号):特開2003-185715
出願日: 2001年12月18日
公開日(公表日): 2003年07月03日
要約:
【要約】【課題】 半導体メモリをテストする際に用いられるテストプログラムの作成工数を大幅に低減する。【解決手段】 メモリテスト装置には、アドレス/データ発生器9、バッファ10、およびコマンド発生器11が設けられている。アドレス/データ発生器9は、プログラム本体部PHに基づいて、基本アドレス、基本データ、サイクル識別情報などのサイクル情報を発生し、バッファ10に出力する。コマンド発生器11は、サイクル定義部CPを用いて、入力されるサイクル情報から、実アドレス、実データ、および各種コマンドを発生する。テストプログラムはプログラム本体部PHとサイクル定義部CPとからなり、異なる種類の半導体メモリをテストする際には、半導体メモリに依存した情報を定義するサイクル定義部CPを書き換えるだけで、テストを容易に行うことができる。
請求項(抜粋):
テストされる半導体装置に依存する制御プロトコル部であり、サイクル毎のコマンドの並び、入力するアドレスの位置、および半導体装置の種類に依存した制御情報を定義するサイクル定義プログラムを、どのように使うかを定義するパターンプログラムが格納され、前記パターンプログラムに基づいて、前記半導体装置に与えるアドレス、データ、ならびにサイクル識別情報をそれぞれ発生するアドレス/データ発生部と、前記サイクル定義プログラムが格納され、前記サイクル定義プログラム、ならびに前記アドレス/データ発生部から出力されるアドレス、データ、サイクル識別情報に基づいて、実アドレス、および実データを発生するコマンド発生部とを備えたことを特徴とする検査装置。
IPC (3件):
G01R 31/3183 ,  G01R 31/28 ,  G11C 29/00 657
FI (4件):
G11C 29/00 657 B ,  G01R 31/28 Q ,  G01R 31/28 B ,  G01R 31/28 H
Fターム (18件):
2G132AA08 ,  2G132AE14 ,  2G132AE19 ,  2G132AE23 ,  2G132AE24 ,  2G132AG01 ,  2G132AG03 ,  2G132AG08 ,  2G132AL06 ,  2G132AL09 ,  5L106AA01 ,  5L106AA02 ,  5L106AA10 ,  5L106DD22 ,  5L106DD23 ,  5L106GG01 ,  5L106GG03 ,  5L106GG07

前のページに戻る