特許

J-GLOBAL ID：200903016304599951

半導体装置の製造方法

発明者： 矢野 博之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-347491
公開番号（公開出願番号）：特開平5-182885
出願日： 1991年12月27日
公開日（公表日）： 1993年07月23日
要約：

【要約】【目的】 位置合わせマークを残し、パタ-ン転写の際の位置合わせが容易にできることを目的とする。【構成】 半導体基板1上に第1のパターンが形成されると共に、第1のパターンと第1のパターン上に転写される第2のパターンとの位置合わせを行なう位置合わせマークAが形成された半導体装置の製造方法において、位置合わせマークAの深さを第1のパターンの深さより深く形成する。

請求項（抜粋）：

半導体基板上に第1のパターンが形成されると共に、前記第1のパターンと前記第1のパターン上に転写される第2のパターンとの位置合わせを行なう位置合わせマークが形成された半導体装置の製造方法において、前記位置合わせマークの深さを前記第1のパターンの深さより深く形成することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/027 ,  H01L 21/3205 ,  H01L 21/90

FI (2件)：

H01L 21/30 301 M ,  H01L 21/88 B