特許
J-GLOBAL ID：200903016310254257
オフチップ・ドライバ回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-188935
公開番号（公開出願番号）：特開平8-125522
出願日： 1995年07月25日
公開日（公表日）： 1996年05月17日
要約：
【要約】【課題】 回路技術を用い、回路のために必要とする面積を大幅に増加することなしに、従来のオフチップ・ドライバ回路の諸欠点を克服することである。【解決手段】 オフチップ・ドライバ回路であって、このオフチップ・ドライバ回路が動作不能にされた時に高電圧に対する保護を行う回路を有するオフチップ・ドライバ回路について説明する。高電圧保護回路は最少数のトランジスタを有し、したがって、オフチップ・ドライバ回路によって占められるチップ面積を最小にする。
請求項（抜粋）：
入力端子と出力端子を有するオフチップ・ドライバ回路であって、第1の電源電圧とオフチップ・ドライバ回路の出力端子の間に接続されている制御可能な経路、および出力端子に加えられている高電圧から入力端子を分離するために接続されているパスゲートを介して入力端子に接続される制御端子を有する引上げトランジスタと、引上げトランジスタの制御端子と出力端子の間に接続されている制御可能な経路、および制御電位に接続される制御端子を有する引下げトランジスタと、制御端子、および基準端子と引上げトランジスタの制御端子の間に接続されている制御可能な経路を有する補助パストランジスタと、前記制御電位を受けるために接続される制御端子、および補助パストランジスタの出力端子と制御端子の間に接続されている制御可能な経路を有する補助制御トランジスタと、補助パストランジスタの制御端子を補助制御トランジスタによって決定される状態に保持するための補助回路と、をそなえた入力端子と出力端子を持つオフチップ・ドライバ回路。
IPC (2件)：
H03K 19/0175
, H03K 19/003
