出力バッファ回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-114393
公開番号（公開出願番号）：特開平5-326890
出願日： 1992年05月07日
公開日（公表日）： 1993年12月10日
要約：

【要約】【目的】読み出し専用記憶素子を有する半導体集積回路の出力バッファ回路において、動作電源電圧が異なっても最適な特性が得られる出力バッファ回路。【構成】データ出力端子2を駆動するP型MOSトランジスタP1とMOSトランジスタN1のゲートに、駆動回路4の出力S4と駆動回路5の出力S5にそれぞれ入力し、読み出し専用記憶素子と同一構造を有する記憶素子MCを有する制御回路14を設ける。記憶素子MCに書き込む情報に応じてN型MOSトランジスタN4とP型MOSトランジスタP4を導通または非導通状態に変化させることによってP型MOSトランジスタP1とN型MOSトランジスタN1が導通状態になる速度を変更し、異なる電源電圧でも最適な特性を示す出力バッファ回路を得る。

請求項（抜粋）：

製造工程中において情報の書込みを行なう読出し専用記憶素子を含む半導体集積回路の出力バッファ回路であって、第1の電源線と第2の電源線との間に第1MOS電界効果トランジスタと第2MOS電界効果トランジスタとをデータ出力端子を介して直列形式に接続してなる回路と、少なくとも外部からのデータ信号を入力として前記第1MOS電界効果トランジスタのゲートを駆動する第1駆動回路と、少なくとも前記データ信号を入力として前記第2MOS電界効果トランジスタのゲートを駆動する第2駆動回路とを有する出力バッファ回路において、前記読出し専用記憶素子の情報書込み工程で情報が書込まれる制御用記憶素子を含み、前記制御用記憶素子に記憶された情報により、前記第1MOS電界効果トランジスタおよび前記第2MOS電界効果トランジスタのデータ出力端子駆動特性を、前記第1駆動回路および前記第2駆動回路を介して変化させる制御回路を有することを特徴とする出力バッファ回路。

IPC (7件)：

H01L 27/112 , G11C 11/417 , G11C 17/18 , H01L 27/092 , H01L 27/10 481 , H03K 17/687 , H03K 19/0175

FI (6件)：

H01L 27/10 433 , G11C 11/34 305 , G11C 17/00 306 Z , H01L 27/08 321 L , H03K 17/687 F , H03K 19/00 101 F

前のページに戻る