特許

J-GLOBAL ID：200903016345502482

遅延分岐制御方法及び回路、並びに条件フラグ書き換え制御方法及び回路

発明者： 八十島 広至 ,  蕪尾 英之
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-132163
公開番号（公開出願番号）：特開平10-069384
出願日： 1997年05月22日
公開日（公表日）： 1998年03月10日
要約：

【要約】【課題】 遅延分岐命令の実行順が複雑にならないような遅延分岐制御を、命令コードに制御ビットを設けないで実現する。また命令コードに制御ビットを設けないで条件フラグの書き換えを制御する。【解決手段】 遅延分岐制御回路120は、分岐成立実行信号SEaが真になりかつフリップフロップ121に記憶された1サイクル前の分岐指示信号SIが偽のときのみ分岐指示信号SIを真にする。すなわち、1サイクル前に分岐が行われたときは遅延分岐命令による分岐は禁止される。また条件フラグ書き換え制御回路130において、比較実行信号SEcが真になってから分岐実行信号SEbが真になるまでは条件フラグロックレジスタ131によって、演算信号SDd又は比較信号SDcが真になったときは論理和ゲート136によって、演算実行信号SEdが真であっても条件フラグ書き換え信号SFは偽になる。すなわち、比較命令が実行されてから条件分岐命令が実行されるまでの間、及び次に実行する命令が条件フラグを書き換える命令であるときは、演算命令による条件フラグの書き換えは禁止される。

請求項（抜粋）：

遅延分岐方式のプロセッサにおいて、遅延分岐命令の分岐動作を制御する遅延分岐制御方法であって、遅延分岐命令を実行するとき、この遅延分岐命令の実行サイクルの1つ前から前記プロセッサの遅延スロット数前までのサイクルのうちの所定のサイクルにおいて分岐が行われたときは、前記遅延分岐命令による分岐を禁止することを特徴とする遅延分岐制御方法。