特許
J-GLOBAL ID:200903016361979060
半導体集積回路
発明者:
,
出願人/特許権者:
代理人 (1件):
青山 葆 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-099982
公開番号(公開出願番号):特開2000-295093
出願日: 1999年04月07日
公開日(公表日): 2000年10月20日
要約:
【要約】【課題】 画像センサの画素に導入することができる回路規模で十分な比較演算の精度を得ることができる比較回路を得、コストの低下を図ることができる半導体集積回路を提供する。【解決手段】 7つのMOSトランジスタ31〜34,36〜38、又は6つのMOSトランジスタ31〜34,37,38と1つの抵抗39とで、2つの入力電圧が等しいときのみ出力電圧が最大又は最小となる、2つの入力電圧の比較を行う比較回路を形成し、光電変換回路2から得られる2つの画像データの比較演算を簡単な回路構成で精度よく行うことができる比較回路を得る。
請求項(抜粋):
2つの入力電圧の比較を行い、該比較結果を出力する比較回路を備えた半導体集積回路において、上記比較回路は、2つの入力電圧が等しいときに出力電圧が最小となり、該2つの入力電圧の電圧差が大きくなるに従って出力電圧が最小値よりも大きくなることを特徴とする半導体集積回路。
IPC (3件):
H03K 19/0185
, H03F 3/45
, H03K 5/08
FI (3件):
H03K 19/00 101 B
, H03F 3/45 Z
, H03K 5/08 Z
Fターム (37件):
5J056AA00
, 5J056AA11
, 5J056BB21
, 5J056BB57
, 5J056CC00
, 5J056CC09
, 5J056DD13
, 5J056DD28
, 5J056EE11
, 5J056FF07
, 5J056FF09
, 5J066AA01
, 5J066AA12
, 5J066AA56
, 5J066CA14
, 5J066CA87
, 5J066CA88
, 5J066CA91
, 5J066CA92
, 5J066CA98
, 5J066FA09
, 5J066HA10
, 5J066HA17
, 5J066HA25
, 5J066HA45
, 5J066KA02
, 5J066KA09
, 5J066KA17
, 5J066KA28
, 5J066KA47
, 5J066MA03
, 5J066MA21
, 5J066ND12
, 5J066ND24
, 5J066PD01
, 5J066SA09
, 5J066TA01
前のページに戻る