特許

J-GLOBAL ID：200903016381672670

パンチ・スルー遅延注入を使用した高電圧プレーナ・エッジ端末

発明者： ロバート・ブルース・デイビス ,  ローウェル・イー・クラーク ,  デイビッド・エヌ・オカダ
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 大貫 進介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平2-418206
公開番号（公開出願番号）：特開平5-211156
出願日： 1990年12月26日
公開日（公表日）： 1993年08月20日
要約：

【要約】 (修正有)【目的】 比較的高いブレークダウン電圧を得ることのできる高電圧半導体を提供する。【構成】 高電圧半導体構造が複数のガードリング17a-17eを有する。主接合14から離れたガードリングどうしが、主接合に近いガードリングどうしよりも、互いに離れている。ガードリングとは反対導電型のエンハンスメント領域18がガードリングの間に形成されて、ガードリング間のパンチスルー電圧を増大させる。これにより、デバイスのブレークダウン電圧が増大する。エンハンスメント領域および狭いガードリング間隔S1-S4によって、細かな電圧変化と高いガードリング間パンチスルーブレークダウン電圧とが得られる。

請求項（抜粋）：

主PN接合;前記主PN接合を取り囲む第1導電型のガード・リング;および前記主PN接合と前記ガード・リングとの間に形成される第2導電型のエンハンスメント領域;によって構成されることを特徴とする高電圧半導体構造。

IPC (3件)：

H01L 21/331 ,  H01L 29/73 ,  H01L 29/784

FI (2件)：

H01L 29/72 ,  H01L 29/78 321 S