特許
J-GLOBAL ID:200903016384556514

半導体試験装置におけるコンパレータ回路

発明者:
出願人/特許権者:
代理人 (1件): 志賀 正武 (外8名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-112933
公開番号(公開出願番号):特開2000-304805
出願日: 1999年04月20日
公開日(公表日): 2000年11月02日
要約:
【要約】【課題】 被測定ICの出力電圧がコンパレータの定格電圧以内の場合に、高インピーダンス入力による比較測定を行うことができる半導体試験装置におけるコンパレータ回路を提供する。【解決手段】 被測定IC4の出力電圧がコンパレータ12の定格電圧以内の場合、操作者はピンエレリレー13をON、その他のリレーをOFFさせる。これにより、被測定IC4の出力電圧はコンパレータ12に入力され、基準電圧と比較される。一方、被測定IC4の出力電圧がコンパレータ12の定格電圧以上の場合、操作者はピンエレリレー13をOFF、その他のリレーをONさせる。これにより、被測定IC4の出力電圧は、分圧回路3に入力され、抵抗33および抵抗34によって分圧される。分圧された電圧はコンパレータ22に入力され基準電圧と比較される。
請求項(抜粋):
被測定ICの出力電圧と基準電圧とを比較し、この比較結果に基づいて被測定ICを検査する半導体試験装置において、前記被測定ICの出力電圧と基準電圧とを比較する第1の比較手段と、前記被測定ICの出力電圧を分圧する分圧回路と、前記分圧回路によって分圧された前記被測定ICの出力電圧と、基準電圧とを比較する第2の比較手段と、前記被測定ICの出力電圧に応じて、前記被測定ICの出力電圧を前記第1の比較手段または前記分圧回路へ供給する切り替え手段と、を具備することを特徴とする半導体試験装置におけるコンパレータ回路。
Fターム (6件):
2G003AA07 ,  2G003AE01 ,  2G003AG03 ,  2G003AH00 ,  2G003AH02 ,  2G003AH05

前のページに戻る