特許
J-GLOBAL ID:200903016392738230

3次元形状シミュレーション方法および装置

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平8-049766
公開番号(公開出願番号):特開平9-246345
出願日: 1996年03月07日
公開日(公表日): 1997年09月19日
要約:
【要約】【課題】 シミュレーションに必要なメモリ容量を大幅に少なくし、短い処理時間で半導体装置などの3次元形状のシミュレーションを行う。【解決手段】 入力マスクパターン分割部3aがマスクパターンデータの境界部およびマスクパターンの周辺に所定のマージン長を加えたマージン領域を設定し、これらの領域を3次元データ化し、その他の領域を2次元データ化してデータ格納部3bに格納する。2次元データは2次元形状シミュレーション処理部3cにより2次元形状として処理され、3次元データは3次元形状シミュレーション処理部3dにより3次元形状に処理され、出力形状合成処理部3eが2次元形状を3次元形状に処理し、3次元形状シミュレーション処理部3dにより3次元化された3次元形状と合成され、表示装置4に3次元化された形状が表示される。
請求項(抜粋):
マスクパターンデータにおける領域の周辺を認識する工程と、認識された周辺に所定のマージン領域を付加する工程と、付加された前記マージン領域を3次元データに変換し、その他の領域を2次元データに変換する工程と、変換された3次元データを第1の3次元形状にシミュレーションする工程と、変換された2次元データを2次元形状にシミュレーションする工程と、シミュレーションされた2次元形状を第2の3次元形状にシミュレーションする工程と、前記第1の3次元形状と前記第2の3次元形状とを合成する工程とを有したことを特徴とする3次元形状シミュレーション方法。
IPC (5件):
H01L 21/66 ,  G06F 17/00 ,  G06F 17/50 ,  H01L 21/00 ,  H01L 21/02
FI (6件):
H01L 21/66 Z ,  H01L 21/00 ,  H01L 21/02 Z ,  G06F 15/20 D ,  G06F 15/60 612 H ,  G06F 15/60 666 A

前のページに戻る