特許
J-GLOBAL ID：200903016393328974
リードフレーム及びそれを用いた半導体装置実装体
発明者：
出願人/特許権者：
代理人 (1件)：
野口 繁雄
公報種別：公開公報
出願番号（国際出願番号）：特願平11-248792
公開番号（公開出願番号）：特開2001-077230
出願日： 1999年09月02日
公開日（公表日）： 2001年03月23日
要約：
【要約】【課題】 外部端子数を増やすことなくノイズを減らす。【解決手段】 ダイパッド101上には、チップ100が支持される側に、導電体層の帯状パターンにより、チップ100が固着される領域の周囲を取り囲む形状の電源用ランド200が形成されている。ランド200を利用し、複数のGND用パッド202とランド200の間をワイヤボンディング法による金属線204で接続し、GND電圧用の外部端子につながる一本のリード206のインナーリード部をワイヤボンディング法による金属配線208によりランド200に接続する。
請求項（抜粋）：
実装する半導体チップの周辺に配置されてその半導体チップのパッドと金属線により接続されるリード、及び実装する半導体チップを支持するダイパッドを備えたリードフレームにおいて、前記ダイパッドには半導体チップを支持する側で半導体チップを支持する領域の周辺部に、電源用リード及び半導体チップの電源用パッドに接続される低抵抗のランドが設けられていることを特徴とするリードフレーム。
IPC (2件)：
FI (2件)：
H01L 23/12 E
, H01L 23/28 A
4M109AA01
, 4M109BA01
, 4M109CA21
, 4M109EE07
, 4M109FA00
