特許

J-GLOBAL ID：200903016438590268

半導体素子の実装方法

発明者： 小林 靖功
出願人/特許権者： ブラザー工業株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-139720
公開番号（公開出願番号）：特開平10-335379
出願日： 1997年05月29日
公開日（公表日）： 1998年12月18日
要約：

【要約】【課題】 高密度、狭ピッチ配線仕様の基板においても、隣接電極を短絡することなく、確実に半導体素子を基板に接合できる半導体素子の実装方法を提供すること。【解決手段】 絶縁性基材1の表面に複数の電極4aを形成してなる基板3、もしくは半導体素子2のうち少なくとも一方に未硬化性樹脂8を被覆させ、未硬化性樹脂8が被覆された部分のうち、電極間領部12を硬化させる。その後、半導体素子2を、異方性導電材料5を介して基板3に接合させる。

請求項（抜粋）：

絶縁性基材の表面に複数の電極を形成してなる基板上に半導体素子を実装する半導体素子の実装方法において、前記基板もしくは前記半導体素子のうち、少なくとも一方に未硬化性樹脂を被覆させる第1の工程と、その第1の工程により前記未硬化性樹脂が被覆された部分のうち、前記電極以外の部分を硬化させる第2の工程と、その第2の工程の後に、前記半導体素子を、導電性の接着剤を介して前記基板に接合させる第3の工程とを備えたことを特徴とする半導体素子の実装方法。