特許
J-GLOBAL ID：200903016439206852
演算装置および方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願平8-206966
公開番号（公開出願番号）：特開平10-049518
出願日： 1996年08月06日
公開日（公表日）： 1998年02月20日
要約：
【要約】【課題】 FFT演算を行うための回路を簡単にする。【解決手段】 最初に、入力バッファ21の第0番目のデータf(0)と第4番目のデータf(4)が読み出され、バタフライ演算の演算結果がメモリ23の第0番目のデータと第1番目のデータとして記憶される。次に、入力バッファ21の第1番目のデータf(1)と第5番目のデータf(5)が読み出され、演算結果がメモリ23の第4番目のデータと第5番目のデータとして記憶される。そして、入力バッファ21の第2番目のデータf(2)と第6番目のデータf(6)が読み出され、演算結果がメモリ23の第2番目のデータと第3番目のデータとして記憶される。最後に、入力バッファ21の第3番目のデータf(3)と第7番目のデータf(7)が読み出され、演算結果がメモリ23の第6番目のデータと第7番目のデータとして記憶される。
請求項（抜粋）：
低速のクロックで書き込まれ、一時的に記憶した、演算されるデータを、高速のクロックで読み出す第1の記憶手段と、前記演算されるデータを記憶する第2の記憶手段と、前記第2の記憶手段から、所定の基数に対応するN個の演算されるデータを読み出し、それらのデータに対してバタフライ演算を行い、前記第2の記憶手段の前記N個のデータを読み出したアドレスに前記N個の演算結果をそれぞれ記憶させる演算手段と、前記演算手段により演算され、高速のクロックで書き込まれたデータを、一時的に記憶し、低速のクロックで読み出す第3の記憶手段とを備える演算装置において、前記第1の記憶手段は、所定の順番で入力されたデータを記憶し、前記所定の順番に対するディジット逆順に前記第2の記憶手段または前記演算手段に出力することを特徴とする演算装置。
IPC (2件)：
FI (2件)：
G06F 15/332 A
, G06F 7/00 C
