特許
J-GLOBAL ID：200903016452427728
位相同期ループにおいて使用する周波数検出回路のための方法および装置
発明者：
出願人/特許権者：
代理人 (1件)：
池内 義明
公報種別：公開公報
出願番号（国際出願番号）：特願平7-325142
公開番号（公開出願番号）：特開平8-237120
出願日： 1995年11月20日
公開日（公表日）： 1996年09月13日
要約：
【要約】【課題】 PLL回路用の周波数ロックおよび位相ロック指示回路において、動作周波数に依存せずかつ低周波数でも大きな容量なしに的確に動作可能とする。【解決手段】 周波数ロック指示器10において、第1の遅延部14は周波数基準12の立上りエッジを遅延させ、第1のサンプラ24を立上りエッジでかつ第3のサンプラ32を立下りエッジでクロッキングする。第2の遅延部20はフィードバック信号18の立上りエッジを遅延させ、立上りエッジで第2のサンプラ28をかつ立下りエッジで第4のサンプラ34をクロッキングする遅延フィードバック信号22を生成する。第1および第3のサンプラはアップポンプ信号26をサンプルしかつ第2および第4のサンプラはダウンポンプ信号30をサンプルする。ロック指示器36はサンプルされたアップポンプ信号が実質的にサンプルされたダウンポンプ信号に等しい場合にロック指示信号30を生成する。
請求項（抜粋）：
位相同期ループにおいて使用する周波数検出回路(10)であって、(a)前記位相同期ループの周波数基準(12)を受け入れて遅延された周波数基準(16)を生成する第1の遅延部(14)、(b)前記位相同期ループのフィードバック信号を受け入れて遅延されたフィードバック信号を生成する第2の遅延部(20)、(c)前記位相同期ループのアップポンプ信号(26)を前記遅延された周波数基準(16)のレートでサンプルしてアップポンプ信号サンプルを生成する第1のサンプラ(24)、(d)前記位相同期ループのダウンポンプ信号(30)を前記遅延されたフィードバック信号のレートでサンプルしてダウンポンプ信号サンプルを生成する第2のサンプラ(28)、そして、(e)前記アップポンプ信号サンプルが実質的に前記ダウンポンプ信号サンプルと整合した時周波数ロック指示信号(38)を生成する周波数ロック指示器(36)、を具備することを特徴とする位相同期ループにおいて使用する周波数検出回路(10)。
引用特許：
前のページに戻る
