特許

J-GLOBAL ID：200903016453594997

ビタビ検出装置

発明者： 菅原 隆夫 ,  大島 武典
出願人/特許権者： 富士通株式会社
代理人 (1件)： 林 恒徳
公報種別：公開公報
出願番号（国際出願番号）：特願平7-052351
公開番号（公開出願番号）：特開平8-251037
出願日： 1995年03月13日
公開日（公表日）： 1996年09月27日
要約：

【要約】【目的】 ビタビ検出を行う際に、非線形信号を補正して、ビタビ検出を行うビタビ検出装置に関し、誤った非線形補正を防止する。【構成】 入力信号と仮定データ列に対応した仮定値を用いて、ビタビ検出を行うビタビ検出装置において、入力信号と仮定データ列に対応した仮定値との差を比較し、遷移の選択を行うACS回路2と、前記選択された遷移を保持するパスメモリ3と、前記パスメモリ3からの仮定データ列の前方のデータに対応した非線形誤差を含む仮定値を発生する仮定値発生回路4とを有し、前記ACS回路2は、前記パスメモリ3の前記前方データに対応した前記仮定値発生回路4の仮定値を用いて、前記遷移の選択を行う。

請求項（抜粋）：

入力信号と仮定データ列に対応した仮定値を用いて、ビタビ検出を行うビタビ検出装置において、入力信号と仮定データ列に対応した仮定値との差を比較し、遷移の選択を行うACS回路と、前記選択された遷移を保持するパスメモリと、前記パスメモリからの仮定データ列の前方のデータに対応した非線形誤差を含む仮定値を発生する仮定値発生回路とを有し、前記ACS回路は、前記パスメモリの前記前方データに対応した前記仮定値発生回路の仮定値を用いて、前記遷移の選択を行うことを特徴とするビタビ検出装置。

IPC (5件)：

H03M 13/12 ,  G11B 20/14 341 ,  G11B 20/18 534 ,  G11B 20/18 570 ,  G11B 20/18 572

FI (5件)：

H03M 13/12 ,  G11B 20/14 341 A ,  G11B 20/18 534 A ,  G11B 20/18 570 F ,  G11B 20/18 572 B