特許
J-GLOBAL ID：200903016460098601
チョッパ型コンパレータ
発明者：
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-249630
公開番号（公開出願番号）：特開平10-098360
出願日： 1996年09月20日
公開日（公表日）： 1998年04月14日
要約：
【要約】【課題】同相電圧ノイズによるコンパレータの誤動作を抑圧し、かつアナログ入力信号電圧と比較基準電圧の差電圧が小さい場合の消費電流の増加の小さい比較的高速なチョッパ型コンパレータを提供する。【解決手段】第1の期間に入力信号電圧と比較基準電圧を各々容量C1,C2にサンプリングした後、第3の期間で容量C1,C2の入力端子側をスイッチ3によって短絡し、電荷を再分配する事で、入力信号電圧と基準比較電圧の差電圧をインバータ10,11に入力して増幅し、第4の期間にインバータ10の出力をインバータ11の入力に接続するスイッチ7とインバータ11の出力をインバータ10の入力に接続するスイッチ6をONする事で、インバータ10とインバータ11で正帰還回路を構成し、インバータ10,11の出力をさらに増幅した後、データ保持回路12に取り込んで、論理レベルに変換し比較結果を出力する。
請求項（抜粋）：
アナログ入力信号と比較基準電圧とを第1,第2のスイッチ回路を介して入力し、これら入力を第1,第2の容量にサンプリングし、前記第1,第2のスイッチ回路を開放した後、前記第1,第2の容量の入力側端子間を接続した第3のスイッチ回路を介して導通させ、前記第1,第2の容量の蓄積電荷の再配分で生ずるこれら第1,第2の容量の他端端子間電圧を電圧比較する比較回路を有することを特徴とするチョッパ型コンパレータ。
IPC (2件)：
FI (2件)：
引用特許：
前のページに戻る
