特許
J-GLOBAL ID：200903016468933224
回路シミュレーション方法
発明者：
,
,
,
出願人/特許権者：
代理人 (8件)：
前田 弘
, 小山 廣毅
, 竹内 宏
, 嶋田 高久
, 竹内 祐二
, 今江 克実
, 手島 勝
, 藤田 篤史
公報種別：公開公報
出願番号（国際出願番号）：特願2002-246458
公開番号（公開出願番号）：特開2004-086546
出願日： 2002年08月27日
公開日（公表日）： 2004年03月18日
要約：
【課題】微細化された集積回路の設計に用いることができる、信頼性及び精度の向上が図られた回路シミュレーションの方法を提供する。【解決手段】本発明の回路シミュレーション方法では、回路のマスクレイアウトデータを基にして作成されたネットリストと、デバイス特性の実測データから得られたパラメータとを基に、回路シミュレータを用いてシミュレーションを行なう。トランジスタサイズの他に、トランジスタに加わる応力に基づいて、実測データからパラメータを抽出するので、応力によるトランジスタ特性の変化を考慮に入れた、より高い精度、正確さを有する回路シミュレーションが可能となる。【選択図】 図1
請求項（抜粋）：
集積回路のマスクレイアウトデータから上記集積回路に含まれる電子素子の形状認識を行って上記電子素子のサイズデータを取得するステップ(a)と、
実測用電子素子の電気的特性の測定と、上記電子素子に加わる応力の指標となる事項を含む上記実測用電子素子各部のサイズ測定とを行なうステップ(b)と、
上記ステップ(b)で測定された実測用電子素子の電気的特性のデータから、少なくとも上記実測用電子素子各部のサイズに基づいてパラメータを抽出するステップ(c)と、
回路シミュレータを用いて、上記集積回路に含まれる上記各電子素子に適するパラメータを上記パラメータ中から選択し、上記電子素子への応力を考慮に入れた回路シミュレーションを実行するステップ(d)と、
を含む回路シミュレーション方法。
IPC (1件)：
FI (2件)：
G06F17/50 662G
, G06F17/50 666L
5B046AA08
, 5B046BA03
, 5B046JA04
