特許

J-GLOBAL ID：200903016476626276

半導体製造装置及びその製造方法

発明者： 中林 隆 ,  篠原 昭平
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-188621
公開番号（公開出願番号）：特開平5-036983
出願日： 1991年07月29日
公開日（公表日）： 1993年02月12日
要約：

【要約】 (修正有)【目的】 MOS型トランジスタのバーズビークによる実効チャネル幅の減少を抑制する。【構成】 シリコン基板1上に下敷酸化膜、窒化膜を堆積し、窒化膜をMOSトランジスタの活性領域を残してエッチングする。次に窒化膜をマスクとして、BF2イオンを基板に対して45度の角度で注入し、P型拡散層4,5を形成する。チャネルストッパー拡散層6,7を形成し、次にパイロ酸化を用いて、下敷酸化膜を成長させ、素子分離領域8を形成する。その後、希弗酸を用いて窒化膜上に形成された酸化膜を除去した後、熱燐酸を用いて窒化膜を除去する。BF2イオンを注入し、P型拡散層9を形成する。弗酸を用いて活性領域の酸化膜を除去した後、パイロ又はドライ酸化を用いてゲート酸化膜10を形成する。次にN型多結晶シリコンのゲート電極11を形成する。

請求項（抜粋）：

一導電型の半導体基板に局所酸化法を用いて形成された素子分離酸化膜と、前記素子分離酸化膜のMOSトランジスタ活性領域への入り込み部直下に形成された前記基板と逆導電型の拡散層とを備えた半導体装置。

IPC (2件)：

H01L 29/784 ,  H01L 21/76

引用特許：

審査官引用 (4件)

• 特開平3-147371
  
• 特開昭56-001571
  
• 特開昭61-285768
  
• 特開昭56-085856