特許
J-GLOBAL ID:200903016484282071

情報処理装置およびプログラム

発明者:
出願人/特許権者:
代理人 (3件): 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別:公開公報
出願番号(国際出願番号):特願2002-190243
公開番号(公開出願番号):特開2004-038236
出願日: 2002年06月28日
公開日(公表日): 2004年02月05日
要約:
【課題】データの上書きの際、ブロック移動を1ブロック当たり1回で済ますフラシュメモリの上書き方法が可能な情報処理装置の実現を課題とする。【解決手段】“ブロックn”の“セクタ1”から“セクタ3”までを上書きする場合、空きブロック“ブロックm”を所得し、上書きされるセクタを初期化状態で残したまま、残りのデータを“ブロックm”にコピーする。そうして“セクタ1”から“セクタ3”までに上書きする新しいデータを書き込み、“ブロックn”を消去する。このように、上書きされる領域を予め確保しておくことで、上書きの際のブロック移動を1ブロック当たり1回で済ますことができる。【選択図】 図9
請求項(抜粋):
マイクロプロセッサなどの中央処理装置と、RAMとROMとフラッシュメモリとからなる情報記憶手段とを具備し、前記フラッシュメモリの記憶領域を複数のデータ格納領域に分割し、さらに、このデータ格納領域を複数の小データ格納領域に分割し、各データ格納領域および各小データ格納領域の使用状況を管理テーブルで管理する情報処理装置において、 前記データ格納領域の記憶内容を上書きする場合、データが記録されている第1のデータ格納領域から、消去済みで未使用の第2のデータ格納領域に上書きされるデータが記録されている小データ格納領域をのぞいた残りのデータをコピーし、前記第2のデータ格納領域の上書きされる小データ格納領域に新たに上書きされるデータを記録し、しかる後に前記第1のデータ格納領域を消去することを特徴とする情報処理装置。
IPC (2件):
G06F12/00 ,  G06F12/02
FI (5件):
G06F12/00 560A ,  G06F12/00 542J ,  G06F12/00 542M ,  G06F12/00 597U ,  G06F12/02 510A
Fターム (6件):
5B060AA06 ,  5B060AA13 ,  5B060AA14 ,  5B082CA04 ,  5B082EA01 ,  5B082JA06

前のページに戻る