特許
J-GLOBAL ID：200903016490333060
ドライバIC
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平5-084915
公開番号（公開出願番号）：特開平6-297765
出願日： 1993年04月12日
公開日（公表日）： 1994年10月25日
要約：
【要約】【目的】 負荷等へパラレルな駆動信号を出力するドライバICを小型化し、コストを低減する。【構成】 各ドライバへの電源ロスの量とそのばらつきを小さくするために、複数の電極パット26を帯状の電源電極N3上に配列し、かつドライバ25の列の長さを均等割したピッチで配列し、その複数の電極パット26から電源電圧VDDを入力する構成としている。さらに、電源電極N3をロジック回路23とドライバ25の間に帯状に配置している。そのため、ドライバIC20Bの長さを変えること無く、ドライバIC20Bの幅を狭くすることができる。
請求項（抜粋）：
基板上に配列されデータ信号或いはストローブ信号を入力する複数の入力用電極と、前記複数の入力用電極と対向して前記基板上に配列され、負荷を駆動する駆動信号を出力する複数の出力用電極と、前記基板上の入力用電極と出力用電極との間に配列され、該入力用電極からのデータ信号及びストローブ信号の論理を求める複数のロジック回路と、前記基板上に形成され電源電圧或いは電源電流を供給する電源電極と、前記ロジック回路と出力用電極の間に配列され、前記電源電圧或いは電源電流により動作し、前記ロジック回路の出力を駆動して前記出力用電極へ出力する複数のドライバとが、前記基板上に集積化されたドライバICにおいて、前記電源電極を、前記複数のロジック回路と前記複数のドライバ回路との間に配列され、それらのロジック回路及びドライバ回路と等しい長さの帯状の導体と、前記ドライバを均等割りしたピッチで前記導体上に形成され、外部から前記電源電圧或いは電源電流を入力する複数の電極パットで、構成したことを特徴とするドライバIC。
IPC (5件)：
B41J 2/44
, B41J 2/45
, B41J 2/455
, H01L 33/00
, H04N 1/036
