特許
J-GLOBAL ID：200903016501071020
位置と強度の高速検出方法
発明者：
出願人/特許権者：
代理人 (1件)：
中村 稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-314693
公開番号（公開出願番号）：特開平7-205480
出願日： 1994年12月19日
公開日（公表日）： 1995年08月08日
要約：
【要約】【目的】 ルックアップ回路によって、スキャンの非動作部分の間のみでなく、スキャンの動作部分の間もROSレーザの校正を可能とする。【構成】 レーザの実際のパワー出力と所定値との間のエラー信号を発生する回路であって、ストリームの多数のピクセルを捕獲する複数の記憶ロケーションを有するレジスタと、ロケーションの状態に応答して出力を作り出すルックアップテーブルと、ルックアップテーブルの出力をアナログ電圧に変換するデジタル対アナログ変換器と、レーザのパワー出力を測定する検出器と、検出器に応答して測定されたレーザパワー出力とアナログ電圧とを比較して差を生成する合計接続器と、レジスタのピクセルのビットパターンを多数の記憶されたパターンと比較して整合を発見する捕獲回路と、捕獲回路の出力に応答して差をエラー信号として出力するサンプル・保持回路と、を備える回路。
請求項（抜粋）：
ビデオデータピクセルを表示する光を発生するレーザを備えたラスタ出力スキャナにおいて、前記レーザの実際のパワー出力と所定値との間のエラー信号を発生する回路であって、前記ストリームの多数のピクセルを捕獲する複数の記憶ロケーションを有するレジスタと、前記ロケーションの状態に応答して出力を作り出すルックアップテーブルと、前記ルックアップテーブルの出力をアナログ電圧に変換するデジタル対アナログ変換器と、前記レーザのパワー出力を測定する検出器と、前記検出器に応答して前記測定されたレーザパワー出力と前記アナログ電圧とを比較して差を生成する合計接続器と、レジスタの前記ピクセルのビットパターンを多数の記憶されたパターンと比較して整合を発見する捕獲回路と、前記捕獲回路の出力に応答して前記差を前記エラー信号として出力するサンプル・保持回路と、を備えることを特徴とする回路。
IPC (2件)：
FI (2件)：
B41J 3/00 M
, H04N 1/04 104 Z
