特許
J-GLOBAL ID：200903016520890121
複合コンテントアドレッサブルメモリ
発明者：
,
出願人/特許権者：
代理人 (1件)：
特許業務法人池内・佐藤アンドパートナーズ
公報種別：公表公報
出願番号（国際出願番号）：特願2002-561837
公開番号（公開出願番号）：特表2004-520671
出願日： 2001年01月30日
公開日（公表日）： 2004年07月08日
要約：
複数のコンテントアドレッサブルメモリを、より大きな複合コンテントアドレッサブルメモリへ、個々のメモリの元の応答時間からほとんど遅延なく、統合することを可能にする高速インタフェース用の方法と回路。このインタフェースは、バスシステムのみへの接続を提供し、異なるCAMデバイス間での接続を必要としない。これにより、一つのCAMと一つのCAMインタフェースとの組み合わせ(例えばチップ)が可能となる。このようなチップは、RAMのような標準的なメモリチップとして知られているように、他の追加インタフェースを用いずにそれらのチップを直接にバスシステムに取り付けることにより、CAMメモリを増加させるためのモジュールとして用いられる。この新規なインタフェースは、メモリセルを、より大きな統合CAMデバイスに本発明にかかるインタフェースを介して接続されたグループに分割することにより、CAMデバイス内に階層構造を生成するためにも用いられる。このような構成において、各グループにおけるプライオリティ機能は、より少数のセル上で動作し、このインタフェースを構成するために必要なゲートが比較的少数であることにより、少数ゲートによるCAMデバイスの実装が可能である。複合CAMデバイスにおいて、複数のCAMは、各々のインタフェースを介して、アドレスバスとデータバスに接続される。読み出しおよび書き込みモードにおいて、インタフェースは、二組のラインを接続し、これにより、読み出しまたは書き込み動作に対して透過的になる。サーチモード(コンテントアドレッシングモード)では、インタフェースは、予め定められた方向において最も高い、一つのマッチングセルのアドレスを出力するために、CAMの応答に応じてデータバス数を選択し、設定する。インタフェース回路は、CAMモジュールのコンテントアドレス機能を、より広範囲のアドレスに拡張するために必要な論理機能とラインとを追加し、セルのアドレスをより広い範囲に書き込むために追加のバスライン数を設定し、CAMアドレスのビットがより高いアドレスを持つセルのアドレスを変更しようとする場合は、それらのビットをマスクすることによって、システム中でより高いアドレスを持つ他のセルが応答しないことを確認する。これにより、CAMの全体構成が、より大きなサイズの単一のCAMとして機能することが可能となる。
請求項（抜粋）：
二つ以上のCAMデバイスを、同じデータバスラインと同じアドレスバスラインへ接続することにより、一つの複合CAMアレイに統合するためのCAMインタフェースであって、
a)WaをWb以上の数として、前記CAMインタフェースを、アドレスバスラインと、CAMインタフェースをCAMデバイスへ接続するための複数(Wb)本のラインとに接続する複数(Wa)本のラインと、
b)CAMの第1の複数(Da)本のデータラインを、第1の有効化信号がセットされたときに、データバスの同数のデータラインへ選択的に接続する第1のバッファと、
c)CAMの第2の複数(Db)本のデータラインを、第2の有効化信号がセットされたときに、データバスのDbと等しい第2の数のデータラインへ選択的に接続する第2のバッファと、
d)複数(W2)本のセレクトラインを入力として受け取るプライオリティマスク回路とを備え、
前記プライオリティマスクの状態が、CAMインタフェースに対するブロックアドレスを定義すると共に、入力として有効化信号を受け取り、前記プライオリティマスク回路はW3本のデータラインを介してデータバスへさらに接続され、前記W3はW2以上であり、
CAM内の少なくとも一つのメモリセルが、アドレスバスライン上のデータセットとの所定の関係を照合するデータを格納している場合、前記CAMが、当該CAMに対して定義された内部優先順位に従って前記セルの一つを選択し、そのセルのアドレスを前記第1のバッファに与え、あるいは、前記CAMが前記信号に応答するセルのアドレスを前記第1のバッファへ与え、
前記CAMは、前記有効化信号をブロックプライオリティマスクへ出力し、
ブロックプライオリティマスク論理回路は、その後、前記ブロックアドレスを前記W3本のデータバスラインへ与えると共に、前記データバスラインに既に設定されている任意のアドレスであって、所定の方向についてより高いアドレスと干渉するブロックアドレスビットをマスクし、
データバスへより高いアドレスが出力されなかった場合、ブロックプライオリティマスク論理回路が第1の有効化信号を前記第1のバッファへ出力し、そのときに、選択されたアドレスが前記第1の本数のデータバスラインにセットされる、CAMインタフェース。
IPC (1件)：
FI (2件)：
G11C15/04 631D
, G11C15/04 C
