特許

J-GLOBAL ID：200903016523234403

データ処理装置

発明者： 大野 義治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平3-350623
公開番号（公開出願番号）：特開平5-165726
出願日： 1991年12月12日
公開日（公表日）： 1993年07月02日
要約：

【要約】【目的】 複数のプロセッサが1つのキャッシュメモリを共有する場合、特定のプロセッサからのアクセスしたラインが他のプロセッサのアクセスによりスワップされるのを防ぐことができるデータ処理装置を得る。【構成】 キャッシュメモリのラインに対応して優先度指示を記憶するプライオリティメモリ34の出力をラウンドロビンメモリ33へアクセスする毎に反映させ、RRMデータ生成回路35により高優先度のラインを最近アクセスしたようにラウンドロビンメモリ33を更新することによって、LRUアルゴリズムでスワップされるのを防ぐ。

請求項（抜粋）：

セットアソシアティブ方式のキャッシュメモリと、該キャッシュメモリの同一セット内のアクセス履歴を保持する履歴メモリと、該履歴メモリの出力に応答し最も過去にアクセスされたwayを指定する判定手段と、前記キャッシュメモリのラインに対応するエントリを有し、該個々のエントリは前記ラインの使用優先度を示す優先度メモリと、該優先度メモリの出力の示す優先度を前記履歴メモリの更新時に反映させる更新手段とを有するデータ処理装置。