特許

J-GLOBAL ID：200903016547624903

高耐圧半導体装置及びその製造方法

発明者： 佐藤 香代 ,  及川 一則
出願人/特許権者： 日本モトローラ株式会社
代理人 (1件)： 池内 義明
公報種別：公開公報
出願番号（国際出願番号）：特願平3-343949
公開番号（公開出願番号）：特開平5-160400
出願日： 1991年12月02日
公開日（公表日）： 1993年06月25日
要約：

【要約】 (修正有)【目的】 半導体装置およびその製造方法、特に、高耐圧のMOSFETおよびその製造方法に関し、低濃度不純物層(ドレイン領域)と高濃度不純物層(ドレイン領域)を形成した高耐圧MOSにおいて、トランジスタオン時の相互コンダクタンスのばらつきを小さくすると共に耐圧をより大きくすることを目的とする。【構成】 シリコン基板1上にゲート酸化膜2を介してゲート電極3を形成し(A)、次に、ゲート電極3をマスクとしてシリコン基板1内に低濃度不純物層4を形成する(B)。次に、低濃度不純物層4及びゲート電極3上に中間酸化膜5を形成して低濃度不純物層4上に開孔THを形成し(C)、(D)、次に、開孔THが形成された中間酸化膜5をマスクとして高濃度不純物層6を形成する。(E)。

請求項（抜粋）：

第1の導電型の半導体基板(1)と、該半導体基板上に部分的に形成されたゲート絶縁膜(2)と、該ゲート絶縁膜上に形成されたゲート電極(3)と、該ゲート電極をマスクとして前記半導体基板内に形成された前記第1の導電型と反対の第2の導電型の低濃度不純物層(4)と、該低濃度不純物層及び前記ゲート電極上に形成され、前記低濃度不純物層上に開孔(TH)を有する中間絶縁膜(5)と、該中間絶縁膜をマスクとして前記半導体基板内に形成された前記第2の導電型の高濃度不純物層(6)と、を具備することを特徴とする高耐圧半導体装置。

IPC (2件)：

H01L 29/784 ,  H01L 21/336

FI (2件)：

H01L 29/78 301 S ,  H01L 29/78 301 L